比较懒

摘要： 本文是用于记录在了解和学习CORDIC算法期间的收获，以供日后自己及他人参考；并且附上了使用Verilog实现CORDIC算法求解角度的正弦和余弦的代码、简单的testbench测试代码、以及在Modelsim下的仿真结果。 本文主要参考了： 【1】https://www.cnblogs.com/a 阅读全文

摘要： 主要参考了https://www.eefocus.com/liu1teng/blog/12-02/237897_4533d.html 、Xilinx UG471、UG472以及Xilinx Forum上的一些问答，在此一并表示感谢。 本文主要用来随意记录一下最近在为手头的FPGA项目做约束文件时候遇 阅读全文

摘要： 作者：BakerZhang 链接：https://www.jianshu.com/p/3ac3a29b0f58来源：简书 感谢！ —————————————————————————————————————————————— 第一部分：上拉电阻&下拉电阻 文章摘自：http://www.360doc. 阅读全文

摘要： 之前在使用Verilog做FPGA项目中、以及其他一些不同的场合下，零散的写过一些练手性质的testbench文件，开始几次写的时候，每次都会因为一些基本的东西没记住、写的很不熟练，后面写的时候稍微熟练了一点、但是整体编写下来比较零碎不成体系，所以在这里简要记录一下一般情况下、针对小型的verilo 阅读全文

摘要： 主要参考了： https://www.cnblogs.com/lsgxeva/p/8280662.html 谢谢！ 使用Verilog编写好了功能模块以及对应的testbench之后，一般需要对其功能进行仿真测试。由于工作场合、必须使用正版软件，然而ModelSim的license又非常有限、经常出 阅读全文

摘要： 在之前的“Xilinx 7系列FPGA部分重配置【1】”中已经较为详细地记录了分别在工程模式（Project Mode）和非工程模式（Non-Project Mode）下、使用7系列的Xilinx FPGA芯片创建部分重配置（Partial Reconfiguration,PR）项目、并生成相应的b 阅读全文

只有注册用户登录后才能阅读该文。 阅读全文

只有注册用户登录后才能阅读该文。 阅读全文