摘要: 主要参考了: https://www.cnblogs.com/lsgxeva/p/8280662.html 谢谢! 使用Verilog编写好了功能模块以及对应的testbench之后,一般需要对其功能进行仿真测试。由于工作场合、必须使用正版软件,然而ModelSim的license又非常有限、经常出 阅读全文
posted @ 2019-03-13 15:55 比较懒 阅读(14245) 评论(0) 推荐(0)