05 2025 档案

PDPU解析
摘要：这张图展示了一个**Posit FPU 的 Decode 阶段（S1）**的硬件架构，重点是如何从 Posit 数中提取有效的计算成分（sign、rg_exp、mantissa）并处理符号和指数。分析如下： 🔴 左侧框图：S1阶段整体结构 📌 输入端口 Va, Vb: 输入两个 Posit 操作 阅读全文
posted @ 2025-05-20 16:19 江左子固 阅读(45) 评论(0) 推荐(0)
PDPU的运行
摘要：命令行： sudo apt update sudo apt install verilator git clone --progress https://github.com/qleenju/PDPU.git cd PDPU verilator -Wall --cc sources/pdpu_top 阅读全文
posted @ 2025-05-12 23:05 江左子固 阅读(46) 评论(0) 推荐(0)
Stillwater Universal模拟器运行
摘要：操作： git clone --progress --verbose https://github.com/stillwater-sc/universal.git mkdir build cd build cmake .. cmake --build . -- -j$(nproc) 列出所有可执行文 阅读全文
posted @ 2025-05-09 23:44 江左子固 阅读(49) 评论(0) 推荐(0)
comp_tree
摘要：继续分析 comp_tree.sv 中第 21–40 行内容，这部分实现： 2 输入时使用 comparator 完成比较 输入数 > 2 时，递归调用 comp_tree 模块自身 🔧 行 21–23：比较两个输入 .operand_a(operands_i[0]), .operand_b(op 阅读全文
posted @ 2025-05-04 17:50 江左子固 阅读(30) 评论(0) 推荐(0)
csa_tree
摘要：我们开始分析 csa_tree.sv 的前 20 行，这是一个递归式 Carry-Save Adder Tree 模块，用于将任意数量的同位宽输入压缩为两组：sum 和 carry。 🧾 第 1 行：功能注释 // Recursive implementation of carry-save-ad 阅读全文
posted @ 2025-05-04 17:45 江左子固 阅读(45) 评论(0) 推荐(0)
fulladder
摘要：我们来分析 fulladder.sv 文件，它是一个标准的三输入全加器模块，通常用于构建 3:2 压缩器（compressor） 的基本单元。 📘 功能注释 // full adder, the basic module that constitutes the 3:2 compressor 该模 阅读全文
posted @ 2025-05-04 17:24 江左子固 阅读(43) 评论(0) 推荐(0)
booth_encoder
摘要：我们开始逐行分析 booth_encoder.sv 的前 20 行，这是一个 Radix-4 Booth 编码译码器模块，用于将 3 位编码信号转换为控制信号 neg, zero, one, two。 🧾 第 1–11 行：功能注释（Booth 编码规则表） /* The radix-4 boot 阅读全文
posted @ 2025-05-04 17:22 江左子固 阅读(48) 评论(0) 推荐(0)
radix4_booth_multiplier
摘要：我们开始逐行分析 radix4_booth_multiplier.sv 的前 20 行代码，该模块实现了一个 基于改进型 Radix-4 Booth 编码和 Wallace 树压缩的乘法器，适用于高速乘法运算。 🧾 第 1 行：模块功能说明 // Modified radix-4 booth wa 阅读全文
posted @ 2025-05-04 17:21 江左子固 阅读(57) 评论(0) 推荐(0)
posit_decoder
摘要：我们开始对 posit_decoder.sv 文件的前 20 行进行逐行分析。该模块的功能是将一个 N 位的 Posit 编码解码为：符号位、regime+exponent、尾数（mantissa）。 📝 第 1 行：模块说明 // Posit decoder 📘 说明该模块用于将 Posit 阅读全文
posted @ 2025-05-04 17:04 江左子固 阅读(38) 评论(0) 推荐(0)
gen_prods
摘要：我们开始逐行分析 gen_prods.sv 的前 20 行。该模块是 Booth 乘法器的中间层模块，用于批量调用 gen_product 子模块，根据 Booth 编码生成所有 部分积（partial products）。 📝 第 1 行：功能注释 // Generate partial pro 阅读全文
posted @ 2025-05-04 16:50 江左子固 阅读(43) 评论(0) 推荐(0)
gen_product
摘要：我们开始逐行分析 gen_product.sv 文件的前 20 行。该模块用于根据 Booth 编码结果生成一个部分积（partial product），这是 Booth 乘法器流水线中的关键步骤之一。 📝 第 1 行：模块说明 // Generate partial product accord 阅读全文
posted @ 2025-05-04 16:39 江左子固 阅读(33) 评论(0) 推荐(0)
mantissa_norm
摘要：我们开始对 mantissa_norm.sv 进行逐行分析。这个模块的功能是 尾数规格化（Mantissa Normalization），即通过左移尾数使最高位为 1，并相应调整指数。 🔹 第 1 行：模块说明 // Mantissa normalization 这是模块功能注释：用于浮点或 Po 阅读全文
posted @ 2025-05-04 16:32 江左子固 阅读(31) 评论(0) 推荐(0)
lzc
摘要：我们开始逐行分析你提供的 lzc.sv 模块的前 20 行，这段代码实现了一个 Leading Zero Counter（LZC）或 Trailing Zero Counter（TZC），功能上非常关键，常用于： Posit 或浮点尾数规格化（前导零计数） 非零检测与对齐 位串压缩/快速编码等 📄 阅读全文
posted @ 2025-05-04 16:17 江左子固 阅读(92) 评论(0) 推荐(0)
barrel_shifter
摘要：我们开始逐行分析 barrel_shifter.sv，该模块用于实现多位并行移位器（Barrel Shifter），是数字硬件中常用于快速移位的结构。 🔷 第 1 行 // barrel shifter 📝 注释说明这是一个桶形移位器模块。 🔷 第 2–6 行：模块参数定义 module ba 阅读全文
posted @ 2025-05-04 15:39 江左子固 阅读(84) 评论(0) 推荐(0)
PDPU代码分析（一）
摘要：我们现在开始逐行详细分析 posit_encoder.sv 文件，它的功能是将规格化的 sign、regime + exponent、mantissa 编码成最终的 Posit 格式输出。 🔍 文件开头 // Posit encoder 🔹 单行注释，说明模块用途：Posit 编码器，将解码与计 阅读全文
posted @ 2025-05-04 14:19 江左子固 阅读(59) 评论(0) 推荐(0)
barrel_shifter
摘要：多位并行移位器（Barrel Shifter）是一种能够在一个时钟周期内完成任意位数移位的硬件电路，常用于处理器、浮点运算单元、DSP等对移位操作有高性能要求的场景中。 🧠 基本功能 Barrel Shifter 可以实现以下移位操作： 逻辑左移（Logical Left Shift, LSL） 阅读全文
posted @ 2025-05-04 12:15 江左子固 阅读(141) 评论(0) 推荐(0)