会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
小何与IC
博客园
首页
新随笔
联系
订阅
管理
2021年6月4日
ddr3控制器
摘要: ddr3理论带宽计算: 若最大时钟频率400MHZ,数据位宽是16位,也就是16根数据线,ddr是双沿传输,则理论带宽为2*400MHZ*16 = 12800Mbit/s = 1600Mbyte/s = 1.5625Gbyte/s 1:在IP核列表里的Memory interface generat
阅读全文
posted @ 2021-06-04 17:06 小何与IC
阅读(1523)
评论(0)
推荐(1)
2021年4月15日
GPIO
摘要: GPIO是一个外设,用来对器件的引脚进行观测(input)以及控制(output)。GPIO可以独立且动态的编程,作为输入/输出以及中断。ZYNQ的GPIO有三种连接方式:MIO,EMIO,AXI_GPIO 1、MIO(mutiluse I/O):多功能IO接口,属于ZYNQ的PS部分,将来自PS外
阅读全文
posted @ 2021-04-15 14:01 小何与IC
阅读(669)
评论(0)
推荐(0)
2021年4月14日
PL中断PS
摘要: 新建工程: 首先在ZYNQ芯片里添加自己需要使用的模块和PL端中断,一共有16个PL端的IRQ中断供我们添加。 这里介绍一下ARM 中的基本中断类型,包括软件中断(SGI)、 CPU 私有外设中断(PPI)以及共享外设中断(SPI)。区别在于私有外设中断和共享外设中断中含有 PL 侧引入的中断。 a
阅读全文
posted @ 2021-04-14 14:11 小何与IC
阅读(975)
评论(0)
推荐(0)
(一)hello world
摘要: 新建工程: create block design然后点击加号添加IP,选择ZYNQ芯片,之后根据自己的板子和需要用到的模块做设置,设置好之后点击OK进入Diagram界面,给信号连线或者添加别的需要的IP再进行连线。 所有的IP连线好之后直接create hdl wrapper ,这时候设计的顶层
阅读全文
posted @ 2021-04-14 12:37 小何与IC
阅读(92)
评论(0)
推荐(0)
公告