随笔 - 12  文章 - 1  评论 - 3 
  2012年7月30日
摘要:在de2-115板子上,关于计算sdram的频率。 阅读全文
posted @ 2012-07-30 22:38 szfpga 阅读(537) 评论(1) 推荐(0) 编辑
  2020年12月25日
正文内容加载中...
posted @ 2020-12-25 09:33 szfpga 阅读(31) 评论(0) 推荐(0) 编辑
  2020年10月13日
摘要:ilinx的7 series fpga transceivers wizard用于自定义的serdes编码。 要选择多个serdes端口,如下图,点击对应的名称,然后右边选择use该设备就可以。 生成后example文件中的support GT_USRCLK_SOURCE 文件,有个时钟文件。打开了 阅读全文
posted @ 2020-10-13 15:11 szfpga 阅读(109) 评论(0) 推荐(0) 编辑
  2020年10月11日
摘要:开发板子采用GW1NNR-LV9LQ144PC6/I5 FPGA器件。具有低功耗,瞬时启动,高安全性,低成本,方便扩展等特点。本开发板价格价格便宜,板子扩张性容易,帮助用户比较快速进入国产FPGA学习能力。 开发板集成多个GPIO接口和多个LVDS接口,电压可以从3.3,2.5,1.8,1.2V选择 阅读全文
posted @ 2020-10-11 22:25 szfpga 阅读(141) 评论(0) 推荐(0) 编辑
  2020年9月7日
摘要:经常被人问,lattice的 怎么回读,下面就说这个步骤。 烧录器检测到设备以后,以后选择operation,选择flash programming mode ,选择flash read and save,然后选择保存文件save to file选择目录。 阅读全文
posted @ 2020-09-07 13:45 szfpga 阅读(166) 评论(2) 推荐(0) 编辑
  2020年8月28日
摘要:以前自己开发的一款软件。现在无偿免费提供给大家使用。 下载地址 阅读全文
posted @ 2020-08-28 19:03 szfpga 阅读(72) 评论(0) 推荐(0) 编辑
  2020年4月2日
摘要:下面测试速度,以一个V7的配置文件为例子。文件大小如下,27MB。特别是对于有点规模的项目配置文件都是很大的。总不能是点灯项目。 选择普通的下载器,Platform Cable USB。这种下载器是基于CYPRESS方案的,而且是基于GPIF波形设计的。 下载文件测试。 program_hw_dev 阅读全文
posted @ 2020-04-02 16:56 szfpga 阅读(827) 评论(0) 推荐(0) 编辑
  2020年2月2日
摘要:HW-USBN-2B说明文档 1. 引脚定义 编程引脚 名称 编程设备引脚类型 描述 VCC 编程电压 输入 连接VCC到目标设备,典型的ICC=10Ma.板子设计必须考虑VCC的电流供应,但是跟VCCIO是不一样的。 TDO/SO 测试数据输出 输入 IEEE1149.1(JTAG)编程移位数据输 阅读全文
posted @ 2020-02-02 12:00 szfpga 阅读(1040) 评论(0) 推荐(0) 编辑
  2020年1月31日
摘要:PL-USB2-BLASTER 使用说明 PL-USB2-BLASTER就是USB BLATER II烧录器。官方文档在https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug_usb_blstr_I 阅读全文
posted @ 2020-01-31 12:45 szfpga 阅读(421) 评论(0) 推荐(0) 编辑
  2013年12月27日
摘要:做fpga也有四年时间了,该有个总结。刚开始那会,学习东西都是死记硬背,去面试也是直接带着答案去了。时间久了,才懂得设计一些基本思路。1. 设计输入: verilog代码和原理图。画原理图都是懒得做visio架构图的。一般来说设计fpga开始都要有个系统设计架构图。设计原理图也有缺陷,每个软件不能通用,关键每次版本升级以后,原理图容易出问题。 写verilog的代码,比较累,写连接线,最烦就是怕重复定义,怕位数不对。关键设计初期,要学会总体规划,模块分配。2.功能仿真 功能仿真用modelsim,写个测试文件。 初学者,写测试文件是很苦逼的事情。几千行代码,慢屏幕的 #时间 驱动.自己还得.. 阅读全文
posted @ 2013-12-27 15:27 szfpga 阅读(594) 评论(0) 推荐(2) 编辑
  2013年12月19日
摘要:也许你天天做些fpga,写完代码就直接编译成功,锁定引脚后,马上使用signaltaII软件。也许你一天,你发现signaltapII看信号的痛苦,一个源代码文件修改一点,要花个20分钟编译一次。也许你一天,你用了CPLD,不能使用signaltap II。你终于知道后仿真的重要性。有人说功能仿真,要在信号上面加延时控制,满屏的代码都是 A<= #S B;C<=#$ A这种相对延时有什么用处。设计逻辑最重要的是总线类的竞争问题。由于不同的信号逻辑段是不一样,导致总线竞争问题。具体后仿真,都是使用厂家的提供软件,生成VO,VOH类的网表后,加入特定器件库进行仿真。shop104791 阅读全文
posted @ 2013-12-19 15:55 szfpga 阅读(197) 评论(0) 推荐(1) 编辑