摘要: 有份fpga相关的资料流传很广,很多人误认为 8/10b是sds的功能。 803.3和oif cei协议,以及sds ip设计文档交付件,实际8/10b和sds有关系,但并不是sds ip的模块功能。 8/10b是为电平动态平衡,也就是01数量大致相同,避免全0全1,而设计的,而且还添加了其他的id 阅读全文
posted @ 2024-01-14 14:12 韭菜满仓 阅读(4) 评论(0) 推荐(0) 编辑
摘要: 待完成 阅读全文
posted @ 2024-01-14 13:25 韭菜满仓 阅读(26) 评论(0) 推荐(0) 编辑
摘要: serdesIP内部有RAM吗? 是的,serdes内部有RAM进行数据读写。 同时部分内部带有大的RAM存放FW,眼图,算法采集的数据。 部分需要在外部加RAM一般是8K,16K,32K,64K大小。 多个物理 IP之间不能共享RAM,同时RAM比较大,不能用REG进行搭建。 这些RAM一般和IP 阅读全文
posted @ 2024-01-14 13:24 韭菜满仓 阅读(4) 评论(0) 推荐(0) 编辑
摘要: serdes对发测试PRBS31测试误码判据 NRZ小于32G,一般按照1e-15,实际测试短时间看不到PRBS的误码。或者看不到持续的增长。 PAM4下不同速率下要求不一样,长期测试1E-6到1E-8都在范围内,还需要保证到FEC后可以纠后无误码,要满足FEC的分布要求。常用的时FEC 544,5 阅读全文
posted @ 2024-01-13 15:48 韭菜满仓 阅读(35) 评论(0) 推荐(0) 编辑
摘要: 因为PCB走线可能存在交叉情况,需要将差分对pn进行翻转,对接的serdes也需要进行配置。硬件需要输出serdes PN翻转的序号。通过serdes内部寄存器进行配置,TX,RX单独配置。也可能是通过serdes IP的管脚外部做的寄存器进行配置。 每个物理CORE或者逻辑core中有多个serd 阅读全文
posted @ 2024-01-13 15:47 韭菜满仓 阅读(64) 评论(0) 推荐(0) 编辑
摘要: 1.模拟信号直连bump,坚决不能做数字逻辑,包括差分或单端时钟,复制时钟,差分数据txp/n rxp/n收发信号,模拟测试,电源输入。校准电阻。这类的信号需要进行si仿真,比如插损,回损,串绕,tdr等。 2.并口数据信号,并口时钟。和pcs对接。有的型号并口时钟有多个频率,需要外部进行mux选择 阅读全文
posted @ 2024-01-05 08:49 韭菜满仓 阅读(10) 评论(0) 推荐(0) 编辑
摘要: serdes和PCIE是两种常见的总线。因为都是差分信号传输,甚至同一个端口可以配置成serdes或者PCIE,所以设计单板时比较难区别PCIE和serdes的具体差异点。 两者之间的区别主要表现在以下几点: 1.PCIE使用了SERDES的技术,PCIE有具体的版本与速率限制比如1.0 2.5G, 阅读全文
posted @ 2023-12-10 16:07 韭菜满仓 阅读(619) 评论(0) 推荐(1) 编辑
摘要: 初始化流程 CORE复位流程 FW手动加载 FW版本自生成(可选) lane复位流程 TX复位流程 RX复位流程 TX,RX使能,disable(可选)关闭数据通道 速率频点配置,CPU模式配置,PLL分频系数配置, 速率1改配置到速率2流程,不复位CORE。 眼图读取,NRZ. 部分在线打印显示。 阅读全文
posted @ 2023-12-10 15:57 韭菜满仓 阅读(69) 评论(0) 推荐(0) 编辑
摘要: 单板热插拔芯片可以有效的防止热插拔过程中电容充电带来的大电流冲击。 ADM1177 TI TPS24711,最大到18V. 防护原理检测Rsense两端电压小于25mv。 国产圣邦微SGM25711B同封装pin pin兼容的替代器件,检测原理相同。 其他国产型号杰华特JW7222 其他国产型号长芯 阅读全文
posted @ 2023-11-11 10:26 韭菜满仓 阅读(51) 评论(0) 推荐(0) 编辑
摘要: 1.导出BOM增加/TPCB Footpint和/tOptionnal 选项 2.器件选焊的optionnal设置/X符号, 3.导出BOM后选择/X的,删除,不出现加工的BOM中 阅读全文
posted @ 2023-10-20 19:56 韭菜满仓 阅读(24) 评论(0) 推荐(0) 编辑