2023年9月23日
历史改板问题总结
摘要： 1.48V网络电容正负极接反爆炸。 2.SCL,SDA接反。 3.连接器3.3V和GND接错。 4.螺丝孔接到电源上，安装螺丝后无法上电。 5Z.socket座子的DCR比较大，芯片PIN电流也打，DR 压降大，芯片末端内部sense读到的电压不足，影响性能。 6.USB 差分接反。 7.端子干涉。 阅读全文
posted @ 2023-09-23 09:41 韭菜满仓 阅读(8) 评论(0) 推荐(0) 编辑
焊盘与过孔差异
摘要： 1.焊盘有表贴焊盘和插入焊盘，表贴焊盘只在表层。 插入焊盘贯穿。插入焊盘默认内部铜贯穿，可以选非金属化孔，需要设置plated不要勾选。 2.过孔用于连接不同层的导线的打孔。一般覆盖绿油。 阅读全文
posted @ 2023-09-23 09:21 韭菜满仓 阅读(72) 评论(0) 推荐(0) 编辑
2023年9月10日
serdes IP集成使用常见踩坑问题
摘要： 1.PLL不支持小数分频，或者小数分频后频偏过大，部分速率配置无法使用。 2.CDR 工作不稳定，经常无法锁定，或者温变时出现失锁情况，以及cdr lock信号无法准确上报状态。或者工作温度范围小，比如启动温度到最大温度只有50度，如果-10度启动，高温超过40度需要校准一次，否则会失锁跳变。 3. 阅读全文
posted @ 2023-09-10 16:00 韭菜满仓 阅读(121) 评论(0) 推荐(0) 编辑
2023年9月9日
学习内容
摘要： AD画图，画封装，画symbol，导出网表，导出BOM， allegro画图，画symbol,导出网表，导出BOM。 ADS通道仿真 Hyperlynx SI仿真，链路仿真 阻抗计算，叠层计算设计 DDR4走线规则 serdes走线规则 CPU小系统 FPGA Verilog设计，SDC约束编写，调 阅读全文
posted @ 2023-09-09 17:05 韭菜满仓 阅读(7) 评论(0) 推荐(0) 编辑
2023年8月9日
IP的电源管脚
摘要： IP的电源管脚是个特殊的存在。 1.对于前度RTL集成，需要和IP vendor以及后端确认，集成与综合时是否需要将电源DVDD,AVDD，引出到top层。 2.绝大部分情况下IP的电源PIN是supply属性，就不需要引出。悬空就可以了。仿真时看情况，需要给值时通过force语句给1就可以。后端与 阅读全文
posted @ 2023-08-09 21:55 韭菜满仓 阅读(13) 评论(0) 推荐(0) 编辑
serdes级联时钟
摘要： 级联时钟在其他的IP领域下很少见到，在serdes中时个基本的功能。 因为高密场景下需要时钟数几十个IP，一般摆放在芯片边缘位置。 而SOC的管脚资源非常有限。因此就需要多个IP之间的ref clk进行传递。 按照传递电平类型，可以分为 差分级联和单端CMOS级联。 按照传递方法，可以分为单向与双向 阅读全文
posted @ 2023-08-09 20:28 韭菜满仓 阅读(22) 评论(0) 推荐(0) 编辑
serdes 复制时钟
摘要： serdes复制时钟一般指的是，将rx lane的CDR 恢复时钟发送给TX/PLL， 这样rx和tx的时钟频偏就一致，在远端环回时经常用到。RX,TX时钟同频后环回数据就可以畅通发出去，否则RX/TX的FIFO就会溢出丢弃数据。 主要注意这里不是所有的serdesIP都支持。 只有这样才能彻底的实 阅读全文
posted @ 2023-08-09 20:21 韭菜满仓 阅读(41) 评论(0) 推荐(0) 编辑
serdes 常见并口位宽
摘要： serdes主要完成串并转换功能。常见的并口位宽如下： GE/10/25GE/32GE 10/20/40/16/32位 50GE 64/80位 100GE 128/160位 一般50GE以上，64/80只会存在一种，如果两个都支持，会占用资源。 使用前要确认清楚。和pcs有差异了就需要增加gearb 阅读全文
posted @ 2023-08-09 20:17 韭菜满仓 阅读(42) 评论(0) 推荐(0) 编辑
2023年6月24日
JTAG串链
摘要： 阅读全文
posted @ 2023-06-24 09:38 韭菜满仓 阅读(8) 评论(0) 推荐(0) 编辑
降低功耗
摘要： 合并寄存器拆分功能模块，单独可控，比如管道，通道，pp,ram设定多个功耗状态P0,P1,P2ram的低功耗功能用起来 ,shutdown, 深度睡眠，浅度睡眠降低工作频率降低工作电压，采用AVS动态调压时钟加门控，加使能合并重排列减少不必要的打拍 阅读全文
posted @ 2023-06-24 09:20 韭菜满仓 阅读(23) 评论(0) 推荐(0) 编辑