2023年3月28日
后期设计
摘要： 预留寄存器 预留输入输出pin提前穿线，最后只在harden里面修改。避免修改引起其他模块修改。 阅读全文
posted @ 2023-03-28 20:03 韭菜满仓 阅读(16) 评论(0) 推荐(0)
2023年3月24日
覆盖率
摘要： 覆盖率检查有的不显示红绿，无法判断有没测试到。 用命令vcs verilog/design.vc -cm cond -cm_cond full verdi tool coverage 阅读全文
posted @ 2023-03-24 17:10 韭菜满仓 阅读(115) 评论(0) 推荐(0)
2023年3月19日
KR4-KP4
摘要： serdes测试中经常遇到KR4 和KP4， KR4指的是FEC 528 514对应25X4的100G KP4对应FEC 544 514，56/100x4 的200/400G链路 KP4应用比较广泛，纠错能力强，占用的开销稍微大些。最大可以纠错15个symbol,每个symbol 10bit 而KR 阅读全文
posted @ 2023-03-19 07:43 韭菜满仓 阅读(1411) 评论(0) 推荐(0)
2023年3月18日
force语句
摘要： 类似于assign，用于调试，可以强制给赋值，放在initial后，可以穿透到最内部模块。 force （强制赋值操作）与 release（取消强制赋值）表示第二类过程连续赋值语句。 使用方法和效果，和 assign 与 deassign 类似，但赋值对象可以是 reg 型变量，也可以是 wire 阅读全文
posted @ 2023-03-18 14:54 韭菜满仓 阅读(407) 评论(0) 推荐(0)