摘要： 1.资源复用 2.利用板上的BRAM资源 3.利用DSP资源 4.同步复位用资源多，用异步复位， 5.流水线设计用资源多。 6.删除不必要的复位信号，如数据信号。 阅读全文

摘要： 功耗分类：启动功耗（浪涌）、静态功耗、动态功耗； 降低功耗可以在各个层次上降低，但最好是在高级一点的层次上降低及在系统级或体系结构及降低； 系统级： 1. 由于I/O使用比芯片内核逻辑更高的电压供电，所以I/O使用占用总功耗的50%，所以减小整个系统的芯片间的连接，尽量集成在一块芯片上， 片上系统主 阅读全文

摘要： 占空比为50%分频： 偶数分频，一个计数器就可以搞定； 奇数分频： 1.用两个计数器分别按照上升下降沿计数，最后如果高电平的比低电平多一个周期则用与门，少一个周期则用或门； 2.另一种使用异或门的形式组合如下图： 先根据上升沿计数（只用到一个计数器）从0计到（N-1） 再产生两个使能信号tff_1e 阅读全文

摘要： 跨时钟域面临的问题： 建立时间和保持时间不满足 亚稳态 跨时钟域传输分类： 有些时候总线数据可以组成单bit信号后再做输出，比如下题 例：10M时钟域中传送到33M时钟域中，并检测出序列10100； 下图形式实现： 阅读全文

摘要： 同步复位设计 同步复位信号只有在时钟的有效沿到来时才能复位； 注意：复位是一个大的 扇出，应尽可能减小其到达本地逻辑前穿过的逻辑数量。 使用同步复位的优缺点： 优点：1.复位一般保证电路100%同步； 2.同步复位保证复位只发生在有效时钟沿，时钟可以作为过滤掉复位毛刺的手段（抗干扰性好）； 3.在设 阅读全文

摘要： 在传统设计风格中，系统时钟控制每个寄存器时钟端，功耗由3部分组成 1.每个时钟沿变化的组合逻辑所产生的功耗（触发器驱动这些组合逻辑）； 2.触发器本身产生的功耗（即使触发器的输入和内部状态未变化，该功耗仍然存在）； 3.设计中时钟树产生的功耗。 时钟树几乎消耗了整个芯片的功耗的50%，因此最好始终在 阅读全文

摘要： 亚稳态是由于违背触发器的建立保持时间而产生的不稳定状态；并非所有不满足建立时间保持时间的输入变化都会导致亚稳态输出，触发器是否进入亚稳态和返回稳态所需要时间取决于生产期间工艺技术与外界环境。一般来说，触发器都会在一个或者两个周期内返回稳定值。 亚稳态产生的情况： 1.输入信号是异步信号（比如复位信号 阅读全文