摘要: seg-scn module seg_scan( input clk, input rst_n, output reg[5:0] seg_sel, //digital led chip select output reg[7:0] seg_data, //eight segment digital 阅读全文
posted @ 2024-04-19 08:26 达达利鸭只因 阅读(45) 评论(0) 推荐(0)
摘要: module lbwyyds2(clk,rst_n,dout); input clk,rst_n; output [7:0] dout; reg[7:0] address; reg rden; always@(posedge clk or negedge rst_n) begin if (!rst_ 阅读全文
posted @ 2024-04-07 10:32 达达利鸭只因 阅读(12) 评论(0) 推荐(0)