摘要： eth_mac_10g_fifo 开源链接 https://github.com/alexforencich/verilog-ethernet 这里给出了上层fpga_core模块里eth_mac_10g_fifo的例化和eth_mac_10g_fifo的实际情况，具体例化的参数用箭头标出。 par 阅读全文

摘要： 万兆以太网udp学习（一） https://github.com/alexforencich/verilog-ethernet 链接在上面，这里我们学习ZCU106的例程 顶层，简单概括就是，逻辑时钟125MHz，逻辑复位，外部按键，输出指示灯，串口，高速收发器，高速收发器参考时钟，以及两个固定为1 阅读全文