摘要: 1 2 3 pll 阅读全文
posted @ 2023-07-09 16:16 FPGA菜鸟中的菜鸟 阅读(38) 评论(0) 推荐(0)
摘要: 需要用一个存储器将这些数据先存储起来,使用的时候读取存储器就可以了。这个存储器只需要支持读功能就可以了。ROM(read only memory) 对应CMOS摄像头初始化的应用 DDS信号发生器(固定波形数据的形式) 高速数据采集系统 可读可写,RAM(random access memory) 阅读全文
posted @ 2022-10-13 20:22 FPGA菜鸟中的菜鸟 阅读(118) 评论(0) 推荐(0)
摘要: 串转并功能 通过移位寄存器D触发器实现 驱动AC620开发板上的8位开发板 FPGA需要通过74HC595这个芯片把16位的数据(sel+seg)变为并行端口来驱动数码管 阅读全文
posted @ 2022-09-19 22:07 FPGA菜鸟中的菜鸟 阅读(146) 评论(0) 推荐(0)
摘要: 使用内部分频出来的时钟信号作为D触发器的工作时钟的缺点: 一,时钟延迟不确定且比较大 二,驱动能力变差 阅读全文
posted @ 2022-09-19 13:51 FPGA菜鸟中的菜鸟 阅读(46) 评论(0) 推荐(0)
摘要: 一,设计定义 阅读全文
posted @ 2022-09-14 20:08 FPGA菜鸟中的菜鸟 阅读(103) 评论(0) 推荐(0)
摘要: 1,设计定义 阅读全文
posted @ 2022-09-14 10:03 FPGA菜鸟中的菜鸟 阅读(37) 评论(0) 推荐(0)
摘要: 1,设计定义 阅读全文
posted @ 2022-09-14 10:01 FPGA菜鸟中的菜鸟 阅读(28) 评论(0) 推荐(0)
摘要: 设计定义(需求) 阅读全文
posted @ 2022-07-14 14:41 FPGA菜鸟中的菜鸟 阅读(57) 评论(0) 推荐(0)
摘要: 设计定义 2. 设计输入 //亮0.25s,灭0.75s module counter_led_1( clk, rst, led ); input clk; input rst; output reg led; reg [25:0] cnt; parameter mcnt = 50_000_000; 阅读全文
posted @ 2022-07-13 16:27 FPGA菜鸟中的菜鸟 阅读(118) 评论(0) 推荐(0)
摘要: 设计定义 2. 设计输入 module paomadeng( clk, rst, led ); input clk; input rst; output reg[7:0] led; reg[31:0] cnt; always@(posedge clk or negedge rst) if(!rst) 阅读全文
posted @ 2022-07-11 21:11 FPGA菜鸟中的菜鸟 阅读(422) 评论(0) 推荐(0)