daxiongjingxiang

摘要： 设计定义 2. 设计输入 module led_flash( clk, rst, led ); input clk; input rst; output reg led; reg [24:0]cnt; always@(posedge clk or negedge rst) if(!rst) cnt 阅读全文

摘要： 设计定义 2. 设计输入 module decoder_3_8( a, b, c, out ); input a; input b; input c; output reg[7:0] out; //以always块描述的信号赋值，被赋值对象必须定义为reg型 //{a,b,c}变成了一个三位的信号， 阅读全文

摘要： 设计定义 原理图 2. 设计输入 3. 分析综合 4. 功能仿真 `timescale 1ns / 1ns module mux2_tb(); //例化 reg s_a; reg s_b; reg s_sel; wire out; mux2 mux2( .a(s_a), .b(s_b), .sel( 阅读全文

摘要： 阅读全文