会员
周边
新闻
博问
闪存
众包
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
神的随波逐流的中子
博客园
首页
新随笔
联系
订阅
管理
上一页
1
2
3
4
5
6
7
下一页
2022年11月17日
FPGA ——防止信号被优化(转载)
摘要: 转载:https://blog.csdn.net/weixin_46062412/article/details/125299437 Quartus 对这种情况的处理是增加约束,共有2种情况: a, 需要保留的信号类型是 wire 在定义的时候在后面增加/* synthesis keep */。 例
阅读全文
posted @ 2022-11-17 11:09 AdriftCore芯研社
阅读(3020)
评论(0)
推荐(1)
2022年10月14日
LINUX——常用命令
摘要: 复制 将源文件复制到当前文件夹 cp [源文件] ./ 将源文件夹复制到当前文件夹 cp -R [源文件] ./ 解压 .tar 解包:tar xvf FileName.tar 打包:tar cvf FileName.tar DirName (注:tar是打包,不是压缩!) .gz 解压1:gunz
阅读全文
posted @ 2022-10-14 14:05 AdriftCore芯研社
阅读(48)
评论(0)
推荐(0)
GIT——将某个分支的一个文件合并到另一个分支上
摘要: git checkout --patch 来源分支名称 文件路径 将dev_0分支的add.v 合并到 dev分支上 当前分支在dev分支 输入 git checkout --patch dev_0 /MY/Code/add.v 后面一直弹出 Apply this hunk to index and
阅读全文
posted @ 2022-10-14 10:45 AdriftCore芯研社
阅读(1683)
评论(0)
推荐(0)
2022年7月13日
VIM——基本操作
摘要: 一、widows下的gvim安装及配置 安装 https://www.vim.org/ vim的Verilog环境配置 摘自:https://blog.csdn.net/qq_41467882/article/details/120274829 set nocompatible "不兼容vi syn
阅读全文
posted @ 2022-07-13 15:48 AdriftCore芯研社
阅读(221)
评论(0)
推荐(0)
2022年7月10日
GIT——基本操作
摘要: 一、配置用户名和邮箱 告诉git你是谁 $ git config --global user.name "Your Name" $ git config --global user.email "email@example.com" 如果没有配置的话,在提交文件时,会报错 二、创建版本库 在创建的文
阅读全文
posted @ 2022-07-10 22:01 AdriftCore芯研社
阅读(104)
评论(0)
推荐(0)
2022年5月28日
VERILOG——FPGA仿真时的文件读写交互
摘要: 一、文件读取 加载二进制文件 $readmemb("fname", mem, start_addr, finish_addr) fname 为数据文件名字,mem 为数组型/存储器型变量,start_addr、finish_addr 分别为起始地址和终止地址,start_addr、finish_ad
阅读全文
posted @ 2022-05-28 20:07 AdriftCore芯研社
阅读(2087)
评论(0)
推荐(0)
2022年5月27日
MATLAB——数据输出格式
摘要: fileID One of the following: An integer file identifier obtained from fopen. 1 for standard output (the screen). 2 for standard error. Default: 1 (the
阅读全文
posted @ 2022-05-27 00:30 AdriftCore芯研社
阅读(385)
评论(0)
推荐(0)
2022年5月21日
MOS和Bipolar随笔记录
摘要: Bipolar:三极管 MOS:MOS管 从性质上来说:三极管用电流控制,MOS管属于电压控制。 从本钱上来说:三极管低价,MOS管贵。 关于功耗问题:三极管损耗大。
阅读全文
posted @ 2022-05-21 00:49 AdriftCore芯研社
阅读(118)
评论(0)
推荐(0)
2022年5月14日
FPGA——INPUT DELAY
摘要: { signal:[ {name:"Clock Pad",wave:"01..0..1..0..",node:'.a'}, {name:"Data1",wave:"0.1..0..1..0..",node:'..b'}, {name:"Data2",wave:"0..3....4....5",nod
阅读全文
posted @ 2022-05-14 11:42 AdriftCore芯研社
阅读(71)
评论(0)
推荐(1)
2022年4月15日
FPGA——xilinx 系列fpga复位笔记
摘要: https://blog.csdn.net/weixin_41445387/article/details/106931285 https://blog.csdn.net/u010161493/article/details/52939224 https://www.cnblogs.com/ning
阅读全文
posted @ 2022-04-15 22:07 AdriftCore芯研社
阅读(176)
评论(0)
推荐(1)
上一页
1
2
3
4
5
6
7
下一页
公告