2025年12月24日
open-src-cvc
摘要： open-src-cvc 是剑桥大学研究人员开发的开源 Verilog 仿真软件，支持 SDF 时序仿真，采用非 OSI 认证的自定义许可证，允许非商业用途免费使用，但需遵守特定条款。以下是对其的详细介绍： 一、核心功能 SDF 时序仿真：支持全反向标注的 SDF（Standard Delay Fo 阅读全文
posted @ 2025-12-24 08:31 大块头 阅读(2) 评论(1) 推荐(0)
open EDA software
摘要： iverilogverilatormagicklayoutngspiceyosysxcircuitirsimopenroad https://github.com/Precision-Innovations/OpenROAD/releasesstagit clone https://github.c 阅读全文
posted @ 2025-12-24 08:13 大块头 阅读(5) 评论(1) 推荐(0)