有关VHDL中null, 在Verilog HDL 中的表示方法

VHDL:

  if  cnt_max = maxtime then

    null;

  else

    @@@@@@@@@@@;

Verilog:

  if(cnt_max == maxtime)

    ;

  else

    @@@@@@@@@@@@@;

posted on 2012-10-22 23:49  YB-Park  阅读(754)  评论(0编辑  收藏  举报