2014年12月1日
正文内容加载中...
posted @ 2014-12-01 12:47 YB-Park 阅读(2208) 评论(0) 推荐(0) 编辑
  2014年11月25日
摘要: *********************************************************************************************************************作者:Ian11122840 时间:2010-9-27 09:04... 阅读全文
posted @ 2014-11-25 16:48 YB-Park 阅读(172202) 评论(2) 推荐(9) 编辑
  2014年10月2日
摘要: /***************************************************/ Shift Register module by Submodule/ Programing by seongki***************************************... 阅读全文
posted @ 2014-10-02 21:22 YB-Park 阅读(496) 评论(0) 推荐(0) 编辑
摘要: /***************************************************/ Shift Register module/ Programing by seongki***************************************************/... 阅读全文
posted @ 2014-10-02 21:18 YB-Park 阅读(1066) 评论(0) 推荐(0) 编辑
摘要: /***************************************************/ Blocking and Nonblocking circuit and Simulation/ Using level sensitive event/ Programing by seon... 阅读全文
posted @ 2014-10-02 21:11 YB-Park 阅读(226) 评论(0) 推荐(0) 编辑
  2014年9月25日
摘要: 16bit ripple carry adder test bench`timescale 1ns/1nsmodule testbench2;reg [15:0] a, [15:0] b, c_in;wire [15:0] sum, c_out;fulla16 adder(.[15:0] a([15... 阅读全文
posted @ 2014-09-25 13:57 YB-Park 阅读(374) 评论(0) 推荐(0) 编辑
摘要: ModelSim 설치는 PC OS 따라서 호환성 문제가 발생한다.!!!!!! Vista OS에서는 ModelSim 설치가 안됨(호환성 문제)XP, Win7에서는 호환성 문제 없음! 阅读全文
posted @ 2014-09-25 13:50 YB-Park 阅读(177) 评论(0) 推荐(0) 编辑
摘要: Q: 수업듣는 학생의 질문1. half-addermodule half_adder (S, C, x, y);output S, C;input x, y;xor (S, x, y);and (C, x, y);endmodule2. full-addermodule full_adder (... 阅读全文
posted @ 2014-09-25 13:30 YB-Park 阅读(609) 评论(0) 推荐(0) 编辑
  2012年10月31日
摘要: Quartus => Assignment=> Device=> Device and Pin Options=> Configuration=> Use configuration device(check) 阅读全文
posted @ 2012-10-31 21:26 YB-Park 阅读(5035) 评论(0) 推荐(0) 编辑
  2012年10月22日
摘要: VHDL: if cnt_max = maxtime then null; else @@@@@@@@@@@;Verilog: if(cnt_max == maxtime) ; else @@@@@@@@@@@@@; 阅读全文
posted @ 2012-10-22 23:49 YB-Park 阅读(633) 评论(0) 推荐(0) 编辑