会员
周边
捐助
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
PARK
Be honest rather clever.
博客园
首页
新随笔
联系
订阅
管理
2012年10月22日
有关VHDL中null, 在Verilog HDL 中的表示方法
摘要: VHDL: if cnt_max = maxtime then null; else @@@@@@@@@@@;Verilog: if(cnt_max == maxtime) ; else @@@@@@@@@@@@@;
阅读全文
posted @ 2012-10-22 23:49 YB-Park
阅读(772)
评论(0)
推荐(0)
编辑