2021年4月30日
vivado FPGA 高速设计
摘要： 1.在文件的顶部添加如下指令，用dsp代替逻辑实现多位加法器 （*use_dsp = "yes"*） 阅读全文
posted @ 2021-04-30 17:56 billy--chen 阅读(108) 评论(0) 推荐(0)
2020年9月15日
xilinx a7 在线升级
摘要： // STARTUPE2: STARTUP Block STARTUPE2 #( .PROG_USR ("FALSE"), // Activate program event security feature. Requires encrypted bitstreams. .SIM_CCLK_FRE 阅读全文
posted @ 2020-09-15 10:09 billy--chen 阅读(775) 评论(0) 推荐(0)
2020年9月8日
selset io
摘要： 1.Clk2和clk_out 是一致的 2.Example里是用clk_out来采集data_in_to_device数据的，用该时钟先打两拍再用，两者之间的时序为data_in_to_device相对clk_out上升沿滞后一点 3.Clk_out上升沿来临时，数据端输出前一个上升沿和下降沿采集的 阅读全文
posted @ 2020-09-08 16:19 billy--chen 阅读(91) 评论(1) 推荐(0)