vivado FPGA 高速设计

1.在文件的顶部添加如下指令，用dsp代替逻辑实现多位加法器

（*use_dsp = "yes"*）

posted @ 2021-04-30 17:56  billy--chen  阅读(113)  评论(0)    收藏  举报