摘要：从SDRAM到DDR3 DDR3硬件设计 DDR3操作时序及IP核设计 DDR3读写程序设计 DDR3的硬件设计 DDR3与DDR2区别： 突发长度：由于DDR3的预取为8bit，所以突发传输周期（burst length,BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的， 阅读全文

摘要：从SDRAM到DDR3 DDR3硬件设计 DDR3操作时序及IP核设计 DDR3读写程序设计 从SDRAM到DDR3 从SDRAM到DDR SDRAM DDR的进一步发展DDRSDRAM(DDR1):双倍数据流SDRAM:SDRAM结构图： DDRSDRAM： DQS GENARATOT:实现一个时 阅读全文

摘要：从SDRAM到DDR3 DDR3硬件设计 DDR3操作时序及IP核设计 DDR3读写程序设计 从SDRAM到DDR3 SDRAM的操作时序 SDRAM操作指令A10 EN_AP：auto_precharge,每一次读写完对所有BANK进行预充电，下一次读写前不需要先发送precharge 指令（DI 阅读全文

摘要：最近在学习DRAM相关知识，对channel, dimm, rank, chip, bank等结构概念傻傻分不清，偶然看到这篇阐述DRAM结构的好文，结构清晰，言简意赅，在此分享。 RAM RAM(Random Access Memory)随机存取内存，之所以叫做“随机存取”，是因为相对于早期现行存 阅读全文

摘要：从SDRAM到DDR3 DDR3硬件设计 DDR3操作时序及IP核设计 DDR3读写程序设计 从SDRAM到DDR3 SDRAM的操作时序 SDRAM基本结构 SDRAM的操作时序 从SDRAM到DDR SDRAM DDR的进一步发展 阅读全文

摘要：从SDRAM到DDR3 DDR3硬件设计 DDR3操作时序及IP核设计 DDR3读写程序设计 从SDRAM到DDR3 SDRAM概念 SDRAM:(synchronous dynamic random access memory)，同步动态随机存储器。同步，时钟频率和CPU总线时钟一致。内部的命令的 阅读全文

摘要：转自： https://blog.csdn.net/MaoChuangAn/article/details/85268231 想要自己学习MIG控制器已经很久了，刚开始学习的时候也是在网上到处搜索MIG控制器的资料，深知学习过程的不容易。因此本系列的教程一定会详细的写出关于MIG控制器的相关知识，方 阅读全文