DDR3学习笔记五

• 从SDRAM到DDR3
• DDR3硬件设计
• DDR3操作时序及IP核设计
• DDR3读写程序设计

 

• DDR3的硬件设计
  
  

1. DDR3与DDR2区别：
   

   突发长度：
   由于DDR3的预取为8bit，所以突发传输周期（burst length,BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bit burst chop(突发突变)模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过地址线来控制这一突发模式。但是任何突发中断操作都不支持。
   寻址时序：
   CL周期增加，DDR2为2~5个时钟周期之间，DDR3在5~11之间，且附加延迟AL设计也有所变化。DDR2为0~4，DDR3为0、CL-1、CL-2、CL-3，新增时序参数写入延迟CWD(具体跟工作频率而定)
   
   DDR3新增的重置(Reset)功能：
   

    

    

    

    
   点对点连接：
   内存控制器与DDR3内存模块之间是点对点关系。
   
   

2.  

   DDR3的硬件设计