2025年7月26日
DDR4仿真之Systems Verilog编译顺序问题
摘要： 问题描述 虽然全部加载了官方的仿真文件，但直接launch simulation时候还是报错了 解决方法 最后发现是头文件编译问题，自己添加设计文件，仿真编译顺序是由工具随机的，与官方仿真example不一致。将编译调整与官方一致就没问题了 设置编译顺序 这里可以设置工具的综合、布线以及仿真的文件编 阅读全文
posted @ 2025-07-26 10:55 AlwaysComb 阅读(65) 评论(0) 推荐(0)