小草清梦

摘要： 1.时序是FPGA工作的基础，好比人的心脏。 2.网上的的时序教程有一个原则就是，把你看懵逼为止，现状就是80%的FPGA工程师被问时序就是一脸懵逼。说不懂吧，懂点；说懂吧，人家一问怎么约束，又懵逼。 3.时序约束本质而言是利用时序约束语言对你自己的设计做解释，解释告诉编译器你的时序情况。你需要解释 阅读全文

摘要： Quartus II版本： Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ standard Edition wire Name /*synthesis keep*/; wire [15:0] Name /*synthesis keep*/; 阅读全文

摘要： 在上一篇博文中，写的比较乱，也确实是乱，因为我是这样走过来的，那是我的基本劳动经历。上一篇博文的结果我得到了教程的结果，也许是我不够聪明，我还是拿到了一堆的信号时序图，但我竟然不知道我要啥信号。 下一步，我想起我手里有点灰的AX545的开发板，这上面有DDR3,试一下吧，然后按照黑金Spartan- 阅读全文

摘要： 2020年8月11日，接到上级开发需求，DDR3，安排。博文的书写顺序，不代表我做这个DDR3的实际脑洞路线，走了很多弯弯，打算写这个的目的是让后来的技术同门少走弯路。 之前我对DDR3的认知为内存条，在配电脑的时候要用的那个内存条。从技术层面的认知为类似于SRAM，就那种地址数据线分开，然后通过片 阅读全文