FPGA_DDR3（2-1）

　　2020年8月11日，接到上级开发需求，DDR3，安排。博文的书写顺序，不代表我做这个DDR3的实际脑洞路线，走了很多弯弯，打算写这个的目的是让后来的技术同门少走弯路。

之前我对DDR3的认知为内存条，在配电脑的时候要用的那个内存条。从技术层面的认知为类似于SRAM，就那种地址数据线分开，然后通过片选、读/写命令控制就好。然而，想简单了，按照网上大牛的说法

1.DDR3是上下沿同时驱动

2.DDR3的纯Verilog驱动代码复杂，目前都用一个叫MIG的IP核控制

好，不归路开始了。

 最开始我找到的是这个文章，直接上链接，感谢分享

Xilinx DDR IP详解与时序分析    https://blog.csdn.net/fzhykx/article/details/79642327

然后开始配置我的MIG，后来发现

1.这个配置和我的Sprtan6-xc6slx45-2csg324不是一回事

2.也是我迷茫了2天的地方，就是文中出现的app_X，这个X代表所有信号都没有

后来的后来，我才明白，原来人家用的是Soc架构的FPGA/XPS配置CPU的架构，但我不打算用这里面的MCU，只想有个控制接口给我就好（无论是直接驱动DDR3还是通过MIG转一手）。

然后，接触到了这个资料，直接上链接，再次感谢

最新 XILINX DDR3 IP核使用教程完整版 高清PDF  https://download.csdn.net/download/moses1994/10030714

从这篇文中，我了解到了一些东西，原来Modelsim还可以这样用。

在用本文实验前，得装个Modelsim Se,之前的我是不会在这里打上Se的，因为我觉得ME/SE是一样的，我也不明白二者区别，但直觉告诉我不一样。

链接：https://pan.baidu.com/s/1XZSy-BW6XAxSAq2egQYT4A
提取码：rejt

做了几年FPGA，每次涉及到Modelsim，感觉都是好熟悉，实战一脸懵逼。

安装与破解

 

一通Next后

 

直接重启

 

取消，只读权限

 破解文件夹下的

MentorKG.exe和patch_dll.bat一起拷贝C:\modeltech64_10.4\win64

 

运行patch_dll.bat，会生成license文件，将license文件放到任意目录下，比如放在安装目录中的win64文件夹内（直接另存为）

 

设置系统环境变量

我的电脑-属性-高级-环境变量

变量名：   MGLS_LICENSE_FILE

变量值：   C:\modeltech64_10.4\win64\LICENSE.TXT

运行试一下

 

 顺利的话，你应该可以得到下图

 然后，然后我就是有看着教程走远了，我跟不上了，因为在我的

这个example_top.v文件里，弄死都找不到app_X信号，然后我就开始了下一篇博文。