摘要:
FPGA设计: //写pwm频率寄存器 & 占空比寄存器 always@(posedge clk or negedge reset_n) if(!reset_n) begin cnt_freq <= 32'd0; cnt_duty <= 32'd0; end else if(as_write)beg 阅读全文
posted @ 2024-01-29 15:47
Doreen的FPGA自留地
阅读(47)
评论(0)
推荐(0)
浙公网安备 33010602011771号