摘要:
有用户反馈自定义了一个Avalon MM IP, 添加到qsys以后,generate HDL....,然后编译、下板测试等一切都正常。但后来根据自己需求再改动自定义IP 的.v文件后,又重新generate HDL...、编译、下板测试等等,最后发现电路并没有更新。 可能是 Quartus 版本问 阅读全文
posted @ 2024-01-29 17:04
Doreen的FPGA自留地
阅读(118)
评论(0)
推荐(0)
浙公网安备 33010602011771号