基于DE1-SOC的My First Nios II 工程 免费下载(Quartus 17.1 Lite)
Doreen的FPGA自留地 2026-03-12 10:21
阅读:1
评论:0
推荐:0
我的随笔
编译nios 工程遇到 address 0x10df4 of helloworld.elf section `.bss' is not within region `onchip_memory2_0'
Doreen的FPGA自留地 2026-03-12 10:06
阅读:0
评论:0
推荐:0
编译nios II 工程时遇到 Makefile not up to date....sopcinfo has been modified since the BSP was generated. Generate the BSP to update the Makefile, and then build again
Doreen的FPGA自留地 2026-03-11 18:38
阅读:1
评论:0
推荐:0
打开一个Nios II 工程遇到空白 或者编译无法生成elf文件时 ,尝试删除software 工程, 重新手动创建Nios II 工程也许可解决问题
Doreen的FPGA自留地 2026-03-11 15:30
阅读:2
评论:0
推荐:0
Ubuntu系统安装了Quartus 25.1.1,为什么terminal就是找不到quartus_pgm 和sopc-create-header-files(要设置环境变量)
Doreen的FPGA自留地 2026-03-10 09:42
阅读:2
评论:0
推荐:0
Quartus 25.1.1当中没有reset release IP 怎么办 报错:Use the Reset Release IP in Intel Agilex 5 FPGA designs to ensure a successful configuration
Doreen的FPGA自留地 2026-03-06 16:59
阅读:4
评论:0
推荐:0
reset IP 设置active low和 Input Synchronous edges 提示Missing connection end (try "Remove Dangling Connections)
Doreen的FPGA自留地 2026-03-03 17:40
阅读:3
评论:0
推荐:0
自己创建Quartus工程,为DE25-Nano 设计一个底层硬件时为什么在uboot阶段访问FPGA端外设LED时串口卡死,无任何反应(系统复位reset信号问题)
Doreen的FPGA自留地 2026-03-03 17:32
阅读:7
评论:0
推荐:0
为什么在uboot阶段访问FPGA端外设LED时串口时提示error Please reset the board (需手动bridge enable)
Doreen的FPGA自留地 2026-03-03 17:18
阅读:4
评论:0
推荐:0
Agilex 5 的HPS 工程里面若没有设置HPS IO 的引脚绑定和IO_STANDARD属性,就会无法生成sof文件
Doreen的FPGA自留地 2026-02-26 16:15
阅读:5
评论:0
推荐:0
浙公网安备 33010602011771号