DeeZeng 秋

我的FPGA笔记

:: :: :: :: :: ::

公告

我的随笔

Intel FPGA Clock Region概念以及用法 DeeZeng 2020-05-23 11:59 阅读:1808 评论:0 推荐:0

如何保证FPGA PCIe唤醒能满足PC的100ms 的时间要求（Autonomous Mode）？ DeeZeng 2019-08-10 14:40 阅读:5596 评论:0 推荐:0

如何确定FPGA电路中DDR4的Speed bin 是否兼容? DeeZeng 2019-08-03 12:46 阅读:3084 评论:1 推荐:1

Clock Crossing Adapter传输效率分析（Latency增加，传输效率降低） DeeZeng 2019-07-27 18:25 阅读:888 评论:0 推荐:0

Intel FPGA 专用时钟引脚是否可以用作普通输入，输出或双向IO使用？ DeeZeng 2019-07-20 20:06 阅读:4812 评论:0 推荐:1

Intel FPGA CLKn pin 是否能直接进PLL？ DeeZeng 2019-07-13 22:49 阅读:1365 评论:0 推荐:0

如何将 qsys 子模块设置为参数可调的方式给另外的qsys 调用 (Instance Parameters) DeeZeng 2019-07-08 17:09 阅读:708 评论:0 推荐:0

Quartus DSE 初步应用 DeeZeng 2013-07-02 11:06 阅读:755 评论:0 推荐:0

TDC and ADC implemented inside FPGA DeeZeng 2011-11-25 21:28 阅读:716 评论:0 推荐:0

Altera 时序约束资料 - from Altera wikki DeeZeng 2011-09-19 21:14 阅读:952 评论:0 推荐:0