Ziy🐏の小窝

Loading...
摘要: 了解模块 1、HLS代码模块与模块连接可能出现隐式截断,比如说两个15bit位宽连接到AXI_STREAM中会扩展到32位,但是连接下面的14bit位宽会截断高位。 解决方法:添加内部数据流接口,添加tlast信号。 添加tlast: for(int i = 0; i < OUTPUT_WORDS; 阅读全文
posted @ 2026-01-14 16:11 ziy_123 阅读(2) 评论(0) 推荐(0)
摘要: HLS生成IP资源过大无报错,但是一直卡住 Vivado在综合神经网络一直卡住,无任何报错信息,日志如下,经过查询问题是内存溢出,导致综合失败 Start Cross Boundary and Area Optimization Abnormal program termination (EXCEP 阅读全文
posted @ 2026-01-14 16:05 ziy_123 阅读(3) 评论(0) 推荐(0)
摘要: Attention的IP核FPGA验证 1、创建工程,生成HLS对应IP核 添加ip代码文件 ./src文件夹下是注意力计算IP的所有的子模块,包括所需Softmax,layernorm等,全部添加到工程内,然后加入该目录下的文件./case/ATTN0.cpp。这个模块是第一层注意力机制模块对应的 阅读全文
posted @ 2026-01-07 14:56 ziy_123 阅读(65) 评论(0) 推荐(0)