SystemVerilog的编译顺序问题

1：

2：

3：

4：

5：

posted @ 2021-01-06 13:23  rnistake  阅读(379)  评论(0)    收藏  举报