rnistake

摘要： 一：如何构建reg model step1：首先例化并配置某个寄存器的各个filed 1 class slv_en_reg extends uvm_reg; 2 ...... 3 virtual function void build(); 4 en = uvm_reg_field::type_id 阅读全文

摘要： 1： 2： 3： 4： 5： 阅读全文

摘要： 在UVM验证环境中，对于一笔RTL transaction，在TB中会创建一个对应的sbx_trans。伴随着RTL transaction在DUT中流动，运算，编解码等，我们会对sbx_trans的下属变量做对应的操作。SV的OOP特性很好的支持了这一点： 即对于一笔RTL transaction 阅读全文

摘要： refer to this link: https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/index.html Verilog提供VPI用来和C/C++通信，如果只是单纯地使用VP 阅读全文

摘要： 1 SV重载机制1.1 类的封装 一般而言，类里的变量/方法有两种被访问的方式：(1)，在定义类时，在类的内部直接使用变量/方法；(2)，当类已经被例化后，通过class_inst.num或者class_inst.method()的方法使用类的变量和方法。因此确定变量/方法的访问权限很有必要。 类的 阅读全文