随笔分类 - Verilog/VHDL
摘要:接线映射To, LocationCLOCK_50, PIN_23nRST, PIN_4//SER, PIN_48nG, PIN_47RCK, PIN_46SCK, PIN_45nCLR, PIN_44//Q[0], PIN_114Q[1], PIN_116Q[2], PIN_118Q[3], PIN_128Q[4], PIN_134Q[5], PIN_137Q[6], PIN_139Q[7], P...
阅读全文
摘要:原理图 时序图 思路 源代码 顶层模块module tlc5620_test( input CLOCK_50, // 板载50MHz时钟 input RST_N, // output ADC549_CLK, output ADC549_CS_N, input ADC549_DATA, // output DAC5620_CLK, output DAC5620_DATA, output DAC562...
阅读全文
摘要:原理图 时序图 笔记 源代码顶层文件module tlc_549_test( input CLOCK_50, // 板载50MHz时钟 input RST_N, // output ADC549_CLK, output ADC549_CS_N, input ADC549_DATA, // output [7:0] SEG7_SEG, // 七段数码管 段脚 output [7:0] SEG7_DIG // 七段数码管 位脚 );wire [7:0] ad_data;tlc549_driver tlc549_driver_inst( .CLOCK_50(CLOCK_50), .RST_N(RST
阅读全文
摘要:我以前在艾米电子写的驱动。贴在博客之目的:一、时常记记,以防忘记;二、分享给大家。也许是工作比较忙之缘故吧,新近的博文啰嗦的话语少了许多,直接贴上代码,大家有什么不明白的,留言即可。版本1 顶层例化文件module seg7x8( input CLOCK_50, // 板载50MHz时钟 input Q_KEY, // 板载按键RST output [7:0] SEG7_SEG, // 七段数码管 段脚 output [2:0] SEG7_SEL // 七段数码管 待译位脚 );// 显示效果:// -------------------------// |1 |2.|3 |4 | |B |C
阅读全文
摘要:硬件:MAX II EPM240T100C5软件:Quartus II 10.0 step_motor.vmodule step_motor//#(parameter RPM50 = 40, RPM300 = 6)#(parameter RPM50 = 1000, RPM300 = 3)( // global clock and asyn reset input CLOCK_50, input R...
阅读全文
摘要:缺氧乱语:向哥这篇博文写得不错。 转自:http://www.cnblogs.com/craftor/archive/2011/04/09/2010461.html 简单来说,HDL的精髓就是if、case、FSM(有限状态机),而if、case通常又是伴随在状态机之中的。所以,状态机的重要性是毋庸置疑的。通常,在一个always或者process中,用到的都是一阶的状态机比较多,二阶以上的较复杂...
阅读全文
摘要:内容 与可综合Verilog代码所不同的是,testbench Verilog是在计算机主机上的仿真器中执行的。testbench Verilog的许多构造与C语言相似,我们可在代码中包括复杂的语言结构和顺序语句的算法。 1 always块和initial块 Verilog有两种进程语句:always块和initial块。always块内的进程语句,可用来模拟抽象的电路。 出于模拟的目的,alwa...
阅读全文
摘要:
阐述如何使用计数器来生成奇偶数分频器的原理,并给出相应的Verilog描述以及testbench。
阅读全文
阐述如何使用计数器来生成奇偶数分频器的原理,并给出相应的Verilog描述以及testbench。
阅读全文
摘要:
介绍一种简单的基于循环队列设计的FIFO缓存原理,同时给出相应的Verilog描述和testbench。
阅读全文
介绍一种简单的基于循环队列设计的FIFO缓存原理,同时给出相应的Verilog描述和testbench。
阅读全文
摘要:
介绍Verilog-2001的参数与常量,并给出实例,同时也提及与Verilog-1995方案的区别。
阅读全文
介绍Verilog-2001的参数与常量,并给出实例,同时也提及与Verilog-1995方案的区别。
阅读全文
摘要:
介绍如何在Verlog代码中使用函数。
阅读全文
介绍如何在Verlog代码中使用函数。
阅读全文
摘要:
阐述有符号数和无符号数的运算原理,及使用Verilog描述时候需要注意的问题。
阅读全文
阐述有符号数和无符号数的运算原理,及使用Verilog描述时候需要注意的问题。
阅读全文
摘要:
介绍二进制计数器及其变体的Verilog描述,同时给出时序电路testbench的一般写法模板。
阅读全文
介绍二进制计数器及其变体的Verilog描述,同时给出时序电路testbench的一般写法模板。
阅读全文
摘要:
讨论如何使用Verilog描述移位寄存器。
阅读全文
讨论如何使用Verilog描述移位寄存器。
阅读全文
摘要:
简单讨论如何使用Verilog描述寄存器和寄存器文件。
阅读全文
简单讨论如何使用Verilog描述寄存器和寄存器文件。
阅读全文
摘要:史上最好的Verilog入门书籍,系美籍华人Pong P. Chu创作,推荐给所有FPGA爱好者。如果有朋友需要良好的阅读感,可在amazon购得原版,也可在taobao打印电子版。 图1 书签(系本人亲手添加)书籍下载(版权系Pong P. Chu所有)
阅读全文
摘要:
主要论述Verilog中的阻塞赋值和非阻塞赋值的工作机理以及如何正确使用它们。
阅读全文
主要论述Verilog中的阻塞赋值和非阻塞赋值的工作机理以及如何正确使用它们。
阅读全文
摘要:
本文主要讨论D触发器、T触发器及D锁存器的一些基本概念,即如何使用Verilog来描述,同时给出简单的testbench及测试波形。
阅读全文
本文主要讨论D触发器、T触发器及D锁存器的一些基本概念,即如何使用Verilog来描述,同时给出简单的testbench及测试波形。
阅读全文
摘要:转载自:http://www.inno-logic.com/resourcesTips.html RTL Coding TechniquesGeneral Reusable Coding PracticesGuidelines for Multi-Clock DesignCommon Mistakes Made in RTL CodeDesign for AreaDesign for Static...
阅读全文
摘要:
主要探讨加、乘、除和取余运算符的,以及算术移位和逻辑移位等的Verilog的基本写法与综合结果的简单解析。
阅读全文
主要探讨加、乘、除和取余运算符的,以及算术移位和逻辑移位等的Verilog的基本写法与综合结果的简单解析。
阅读全文

浙公网安备 33010602011771号