永不止步，永无止境

摘要： 转自：http://blog.sina.com.cn/s/blog_62a586980100w0zn.html使用Verilog HDL实现异步FIFO设计与实现 FIFO 读写时序在现代IC设计中，特别是在模块与外围芯片的通信设计中，多时钟域的情况不可避免。当数据从一个时钟域传递到另一个域，并且目标时钟域与源时钟域不相关时，这些域中的动作是不相关的，从而消除了同步操作的可能性，并使系统重复地进入亚稳定状态[1]。在有大量的数据需要进行跨时钟域传输且对数据传输速度要求比较高的场合，异步FIFO是一种简单、快捷的解决方案。 异步FIFO用一种时钟写入数据，而用另外一种时钟读出数据。读写指针的变. 阅读全文

摘要： 扇出（fan-out）是一个定义单个逻辑门能够驱动的数字信号输入最大量的专业术语。大多数的TTL逻辑门能够为10个其他数字门或驱动器提供信号。所以，一个典型的TTL逻辑门有10个扇出信号。在一些数字系统中，必须有一个单一的TTL逻辑门来驱动10个以上的其他门或驱动器。这种情况下，被称为缓冲器的驱动器可以用在TTL逻辑门与它必须驱动的多重驱动器之间。这种类型的缓冲器有25至30个扇出信号。逻辑反向器（也被称为非门）在大多数数字电路中能够辅助这一功能。在软件工程中的定义：该模块直接调用的下级模块的个数。在面向对象编程中，扇出应用于继承。在仿真软件powerPCB中，贴片芯片管脚走线总是从元件层走线 阅读全文

摘要： 百度百科：http://baike.baidu.com/view/1444566.htm在电子设计自动化中，网表（英语：netlist），或称连线表，是指用基础的逻辑门来描述数字电路连接情况的描述方式。由于逻辑门阵列有着连线表一样的排列外观，因此称之为“网表”。网表通常传递了电路连接方面的信息，例如模块的实例、线网以及相关属性。如果需要包含更多的硬件信息，通常会使用硬件描述语言，例如Verilog、VHDL或其他的专用语言来进行描述、验证和仿真。高抽象层次（如寄存器传输级）的硬件描述可以通过逻辑综合转换为低抽象层次（逻辑门级）的电路连线网表，这一步骤目前可以使用自动化工具完成，这也大大降低了设 阅读全文

摘要： 转自：http://blog.sina.com.cn/s/blog_48fc29af0100ncdu.htmlDAT模块函数在DM642的EDMA操作中用于搬运数据。DAT_busy()函数用于检测EDMA数据传输过程是否已经结束，定义如下：Uint32 DAT_busy(Uint32 ID);DAT_busy()函数如果返回一个非零值，则表明数据传输过程（DAT_copy()操作或DAT_fill()操作）正在进行，其他操作需要等待，如果该函数返回零，则表明数据传输过程已经完成，可以执行其他操作了。DAT_busy()函数的使用方法如下：DAT_open(DAT_CHAANY,DAT_PRI 阅读全文

摘要： 转自：http://www.61ic.com/Article/C6000/C64X/201303/47507.html1 ABSTRACT2 在CCS中添加CSL的头文件和库文件3 以EMIFA为例分析CSL的架构3.1 CSL中EMFIA的example3.1.1 初始化并打开EMFIA3.1.2 配置EMIFA的硬件ABSTRACT开发C6455的应用程序，一定会使用TI 提供的CSL(Chip Support Library),CSL 提供的API已经将底层的实现细节给我包装好了，我们只需要直接调用这些API就可以了。但是为了更好的使用这些API，我们很有必要仔细的分析这些API函数是怎 阅读全文

摘要： 转自：http://blog.csdn.net/adrianfeng/article/details/56781161.DSP/BIOS应用程序调试（2009.10.20）在CCS2.0 的emulator写dsp/bios 的程序，编译链接无错误，而点击LOAD Program下载xxx.out完成时弹出如下对话框：RTDX target application does not match emulation protocol!Loaded program was created with an rtdx library which does not match the targetdev 阅读全文

摘要： 转自：http://blog.sina.com.cn/s/blog_a43aa274010179t7.html行号的显示，以及光标所在的行高亮显示：这只是一个知道不知道的问题，还是记录下来，以免自己忘记了还要到处查找Option -> Editor ->View Setups,之后就不用说了，勾选Line Number，显示行号；勾选Highlight CurrentLine Number，高亮显示当前行；其实不显示行号也没有关系，在右下角的小方框里，会显示你的光标所在未知的行号以及列号。为了直观的查找，我还是选择了显示行号。 阅读全文

摘要： 转自：http://zhujlhome.blog.163.com/blog/static/20562109220125110460667/GEL表示的是Genenal Extension Language通用扩展语言，可以配置CCS的工作环境和初始化CPU，总之就是初始化目标板。 在开始学习DSP时，有时会遇到这样的错误：Data verification failed at address 0x8XXXXXXX，仔细观察会发现，出错的地址出现在外部存储器空间，此时程序还没有运行，所以CPU的寄存器都还没有配置，外部存储器寄存器EMIF当然也没有配置，所以在装载中，编译器找不到这个地址，那么怎 阅读全文

摘要： 转自：http://blog.csdn.net/zzsfqiuyigui/article/details/694302664+的中断系统和以往的不同，中断是基于事件的。整个硬件CPU接收15个中断，实际用户可用12个可屏蔽中断，但系统可以支持最多128个中断源。64+将中断源视为事件"Event"，128个事件可以分别通过配置连接到12个可屏蔽中断。而128个事件每连续32个可以合并到四个固定的事件中，即Event0（对应事件号0-31）、Event1（对应事件号32-63）、Event2（对应事件号64-95）、Event3（对应事件号96-127）（实际最大有效中断源为 阅读全文

摘要： 转自：http://blog.csdn.net/zzsfqiuyigui/article/details/6944509CCS由于有软件仿真器功能，使得很多算法性的东西都可以在没有实际硬件的条件下进行验证，这大大缩小个人的开发成本；其实软件仿真器还可以模拟外部硬件的功能，这样使得我们在软件仿真器下能最大程序逼近实际项目，以下是软件仿真器所具有的功能：1.在主机上执行用户开发的DSP程序2.修改和检查寄存器3.外设,cache,流水线的时序仿真4.设置断点，单步执行，产生中断5.跟踪ACC,PC,AR表达式的值等。6.对非法操作码和无效数据提供出错信息7.文件方式快速存储和调用仿真参数8.反汇编 阅读全文