HDLBits(6)——25-29

25题：

全加器的逻辑表达式：

sum = a^b^bin
cout = (a&b)|(b&cin)|(a&cin)

第二十六题：

 

 因此，设计了一种选择进位加法器，比行波进位加法器延迟小一半，但是增加了50%的逻辑资源。

 

第二十七题：

使用加法器来构建一个加减法器，其电路操作原理为：

 

 通过异或门可以取反

 

 第二十八题：Always blocks(combinational) (Alwaysblock1)

过程块（比如always块）：

verilog中的三种赋值方法：