stone_xiyi

【随笔】Verilog HDL

摘要： [代码]产生错误提示：阅读全文

posted @ 2010-11-24 20:41 stone_xiyi 阅读(437) 评论(0) 推荐(0)

【随笔】DB9串口线pin脚定义

摘要： 1．RS-232端（DB9母头/孔型）引脚定义引脚序号2351、4、67、8信号定义TXDRXD地内部相连内部相连注：该口可直接插入计算机的COM口2．RS-232端（DB9公头/针型）引脚定义引脚序号2351、4、67、8信号定义RXDTXD地内部相连内部相连注：该口可接与计算机通讯的设备阅读全文

posted @ 2010-11-08 16:32 stone_xiyi 阅读(5524) 评论(0) 推荐(0)

摘要：在IEEE754标准中进行了单精度浮点数(float)和双精度数浮点数(double)的定义。float有32bit，double有64bit。它们的构成包括符号位、指数位和尾数位。这些位的构成如下：种类---------符号位-------------指数位----------------尾数位---- float----第31位(占1bit)---第30--24位(占7bit)---第23-... 阅读全文

posted @ 2010-11-05 20:54 stone_xiyi 阅读(12445) 评论(5) 推荐(0)

【随笔】C语言编程心得

摘要：写C程序有4年了，至今还停留在写代码，调试代码的层面，没有参与过较大的项目，程序架构、思想无从谈起。在此只能记录下写代码时容易犯得错误和一些小技巧。遇到随时记录，不断更新。1、浮点数的赋值问题，代码： [代码]　　此代码1执行后M_inv的值为0，程序默认整形数的运算结果为整形，因此代码2执行则为预期结果。2、指针与数组　　网上关于数组与指针的用法和区别很多，摘一段实际工程的代码，来说明指针的强... 阅读全文

posted @ 2010-11-05 10:54 stone_xiyi 阅读(489) 评论(2) 推荐(0)

【随笔】“真OO无双”前辈提供的SEG7_Controller模块的问题改进

摘要：首先，非常感谢“真OO无双”前辈，在学习FPGA过程中给与了极大帮助。在此记录一些问题，希望能帮助别人，也给自己留点记录，方便以后查找。前辈在(原創) 如何設計一個七段顯示器Controller? 中给了出了一个例子，如下：我的板子是DE3—150，上面有两颗数码管。将其作为自定义组建加入到SOPC Builder中(具体参考(原創) 如何設計一個七段顯示器C... 阅读全文

posted @ 2010-11-03 20:35 stone_xiyi 阅读(441) 评论(0) 推荐(0)

【随笔】Verilog HDL中reg型变量赋值问题

摘要：实例代码如下：如果这样写编译时会报错：Error: Error (10734): Verilog HDL error at seg7_controller.v(82): avs_s1_address is not a constant File: f:/fpga/niosii_mpc/de3_seg/ip/seg7_controller/seg7_controller.v Line: 82错误提示... 阅读全文

posted @ 2010-11-03 19:03 stone_xiyi 阅读(9768) 评论(0) 推荐(0)

【随笔】SOPC Builder中橙色小三角

摘要：如下图所示，橙色小三角表示偏移地址而不是绝对地址，更不是什么警告，错误。阅读全文

posted @ 2010-11-02 18:08 stone_xiyi 阅读(178) 评论(0) 推荐(0)