基于国产FPGA 易灵思钛金系列TJ375的CoaXPress CXP数据测试
基于国产FPGA 易灵思钛金系列TJ375的CoaXPress CXP数据测试
目录
2.2. COAXPRESS 4T FMC(FMC-CXP-4T) 9
2.3. PCIe-1004 4 Channel CoaXPress Frame Grabber 10
简介
CoaXPress CXP 接口目前是高速工业相机的主流接口协议，凭借灵活的布线方式、GenICam 兼容等，在科研、半导体、医疗、自动化等场景广泛应用，目前CoaXPress 协议的实施主要依赖国外Xilinx Intel Microchip厂商，因此我们在国产FPGA上对该协议进行验证就较为迫切。本文的主要工作是基于全国产FPGA进行的CoaXPress 接口验证工作。
随着国产化替代进入深水区，FPGA 作为数字系统的核心枢纽，其高速串行收发器（GT/SerDes）的性能直接决定了系统在通信、工业视觉及边缘AI等领域的竞争力。本文档借助国产易灵思（Efinix）FPGA 的 GT 模块实现一套标准化、可复现的测试验证指南，重点验证了国产自主FPGA 芯片在高速图像接口CoaXPress CXP协议中的实际能力，为客户的硬件设计、方案选项提供参考。不同于传统海外厂商的方案，本测试体系完全基于易灵思自主研发的 Quantum® 架构 与 Efinity® 开发平台，重点验证国产芯片在高速信号完整性，为国产 FPGA 在高端应用场景的落地提供支撑。
钛金系列FPGA是16nm低功耗、高性能FPGA，面向中高端应用需求，基于Quantum®计算结构，达成低功耗与高性能的完美权衡，同时具备高宽带、小体积的优势。测试工程使用的TJ375系列，支持4核硬核RISC-V处理器，支持8-16对16Gbps的收发器接口，同时支持2.5G MIPI DPHY以及3.7G LPDDR4控制器，可应用于视频采集、视频处理设备、中端医疗影像设备、安防及高端视觉应用以及4G/5G通信设备等领域。得益于Quantum®计算结构，与传统的FPGA相比，易灵思FPGA具有显著的功耗-性能-面积优势，内核和多种I/O接口进行组合可以支持多种应用。
CoaXPress 简介
CoaXPress (简称CXP)是指一种采用同轴线缆进行互联的相机数据传输标准，主要用于替代之前的Camera Link协议，常见于科学相机、工业相机、医学图像、航空防务等场景。Camera Link 由于线缆的形式、传输速度等原因，已经不再适用于不断增长的数据带宽需求。目前2.0标准的最高速度为单条lane 12.5Gbps，单条lane 上除了传输图像数据之外，还可以传输低速控制信号(41.6Mbps)、也可以利用该线缆对相机进行供电，即“Power-over-Coax”，单条线缆最长可达100m。
- 单条同轴线缆最高12.5Gbps的线速率，可以使用单条或者多条线缆，比如4条线缆可以最高提供50Gbps的数据速率
- 较长的线缆长度，比如3.125 Gbps 速率下线长可以到100m，12.5Gbps速率下可以到35m
- 数据传输具备实时和低延迟的特性，且延迟是固定的
- 精准实时的触发特性，支持通过同轴线缆发送触发，无需额外的通讯线缆
- 可以获得灵活可靠的性能，通过使用标准的同轴线缆，比如RG59 和 RG6规格，推荐使用RG6
- 易于集成的特性，图像、控制通讯、电源可以使用同一条线缆，且线缆价格便宜
CXP是一种点对点可扩展接口, 设备和HOST之间的物理介质为75Ω 同轴电缆。每一个CXP接口都包含1个MASTER连接和若干可选的扩展SLAVE连接，每一个连接都需要1条同轴线缆，通常设备会对这些连接进行编号，MASTER固定为0，SLAVE扩展接口依次递增。
每一个connection都包含如下功能
- 高速串行数据(通常为Device到 Host downconnection), 最高 12.5 Gbps.
- 低速串行数据(通常为Host 到Device upconnection), 最高 41.6˙ Mbps .
- 供电功能Power (Host 到 Device), 最高13W.
SerDes简介
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称，它是一种高速互联技术，广泛应用于高速串行接口。该技术是一种时分多路复用(TDM)、点对点(P2P)的串行通信技术。在发送端，多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)后，在接收端重新转换成低速并行信号。这种点对点的串行通信技术能充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号传输速度，从而降低通信成本。在传输接口的发展过程中，串行接口主要应用了差分信号传输技术。
通用SERDES架构主要由以下几个模块构成：
- 串行器（Serializer）：获取n位并行数据,其速率为y，然后将它转化为串行数据流，速率为y的n倍；
- 解串器（Deserializer）：以n的y的速率获取串行数据流，并将其转换为速率为y的宽度为n的并行数据；
- 接收对齐（Rx (Receive) Align）：Rx（接收）对齐：将输入的数据对齐到适当的字界。可以使用几种不同的机制，从自动检测和对齐一个特殊的保留位序列（通常称为Comma）到用户控制的位滑移；
- 时钟管理器（Clock Manager）：管理各种时钟需求，包括时钟倍频，时钟分频和时钟恢复；
- 发送FIFO（Transmit FIFO）：允许在发送之前存储传入的用户数据；
- 接收FIFO（Receive FIFO）：允许在删除之前存储接收到的数据（缓存数据）；在需要时钟校正的系统中至关重要；
- 接收线接口：模拟接收电路包括差分接收器，并且可以包括有源或无源均衡；
- 发送线接口：模拟发射电路通常允许不同的驱动强度。它还可以允许预加重发射；
8B/10B SERDES模块的基本框图如下：
图 1-1 SerDes基本结构
一个完整的8B/10B SERDES模块，Serializer由8B/10B编码器、PRBS码生成器、并串转换电路、差分信号发送器、PLL等模块构成；Deserializer则包括差分信号接收器、CDR（时钟数据恢复电路）、串并转换电路及8B/10B解码器。
GT简介
高速串行收发器，Gigabit Transceiver (GT) 是 FPGA 厂商对芯片内部集成的高速串行收发器硬核模块的统称。其主要功能是实现点对点的高速串行数据传输，典型线速率从数百Mbps至上百Gbps。与传统的并行同步接口（需同时传输数据和时钟）相比，GT采用时钟数据恢复（CDR） 与串行化技术，彻底消除了并行总线中因时钟偏斜（Skew）和信号偏移而带来的速率瓶颈一个标准的 GT 通道（Channel/Lane）通常由互补协同的PMA和PCS两个子层构成，两者在物理上均为固化电路，无需消耗FPGA逻辑资源。
1.PMA，物理媒介适配层，核心功能包括串并/并串转换（SerDes）、发送预加重或去加重、接收连续时间线性均衡（CTLE）与判决反馈均衡（DFE）、时钟生成与恢复（CDR）.
2.PSC，物理编码子层，核心功能包括8B/10B、64B/66B等编码/解码、通道绑定（Channel Bonding）、时钟修正与弹性缓冲（Elastic Buffer）、PRBS测试。
PMA决定了GT能支持的最高速率和传输距离；PCS决定了数据以何种协议格式进行编帧与对齐。两者共同实现了从FPGA内部并行数据到外部串行比特流的完整转换。
硬件说明
工程主要包括三个模块，分别为数据发送模块TJ375N1156X，FMC转CXP模块COAXPRESS 4T FMC(FMC-CXP-4T)以及数据采集模块PCIe-1004。使用易灵思TJ375N1156X开发板通过 FMC B 接口发送数据，FMC-CXP-4T子卡插入FMC B接口，并使用CXP线缆将数据传输给PCIe-1004采集卡。易灵思TJ375N1156X开发板使用Quad2 的Lane1~4发送四通道数据，数据位宽为40bit，发送速率可调整为1.25Gbps、3.125Gbps、6.25Gbps、10Gbps、12.5Gbps.
钛金系列 TJ375 N1156X 开发板
钛金系列 TJ375 N1156X 开发板 板载 4 个 SFP+（10G）接口和 1 个 PCIe 4.0 x 4 接口。开发板上的 2 个高性能 512 Mbit SPI NOR Flash 芯片支持 SPI Active x1/x2/x4/x8 模式配置模式，也可存储其他用户数据，例如 RISC-V 固件；1 个 8 GB 容量的 eMMC 可用于储存用户数据，也可选择使用板上的 SD 卡连接器读写自己的 SD 卡。开发板板载一个高度集成Ethernet RJ45 接口，支持 RGMII，速率最高 1000 Mbps。钛金系列 TJ375 N1156X 开发板 还带有 USB 转双路 JTAG 芯片，支持 FPGA 加载和 RISC-V SOC JTAG 调试。开发板还板载 2 个FMC（LPC）接口，每个 FMC 接口带有 4 个高速收发器 lane。板卡组件如下图所示：
图 2-1 钛金系列TJ375 N1156X 开发板组件
TJ375 FPGA 的全双工收发器支持多种协议，包括 PCIe® Gen4（数据速率高达 16Gbps）、Ethernet 10GBase-KR 和 Ethernet SGMII。PCIe 和以太网收发器具有硬核 PCS，协议实现和使用更容易。TJ375 还支持数据速率高达 12.5 Gbps 的 PMA Direct 模式，您可以将其用于自定义协议。此外，也提供 3 个 TJ375 硬核 MIPI TX 和 3 个 TJ375 硬核 MIPI RX（每条 lane 速率最高分别可达 2.5 Gbps）、2 个 TJ375 软核 MIPI TX/RX，可配置成 LVDS 或其他标准（每条 lane 速率最高分别可达 1.5 Gbps） 及 2 个硬核 LPDDR4 和 LPDDR4X 控制器。
TJ375 高速收发器接口是一种多协议、全双工收发器，支持数据速率 1.25 Gbps 至 16 Gbps。 TJ375 N1156X 开发板 支持 10GBASE-R SFP+ 接口。
板卡特性：
- 2 x 8 Gbit(32 Mbit x 16 DQ x 8 bank x 2 channel) LPDDR4/LPDDR4X SDRAM：支持x32数据宽度、读/写速度高达 3.3 Gbps
- 4 个 SFP+ 接口
- PCIe 4.0 x 4
- 2 个 LPC FMC 接口（每个 FMC 接口带有 4 个高速收发器 lane）
- TJ375 PLL 输入支持 25 MHz、33.3333 MHz、74.25 MHz、100 MHz 和 156.25 MHz
- 配置开发板的 USB Type-C 接口及 USB 转 JTAG 芯片
COAXPRESS 4T FMC(FMC-CXP-4T)
重庆星测电子的FMC-CXP-4T 4通道CoaXPress FMC 子卡，适用于任意CXP图像模拟、相机原型设计。产品最高支持4通道CXP-12 ，拥有FMC HPC接口，可适配任意FMC HPC 接口的FPGA板卡。
图 2-2 FMC-CXP-4T子卡实物图
主要特性：
- 最高支持 4 CoaXPress links，速率最高 12.5Gbps
- 4 x HD BNC 连接器，链接高速 CoaXPress 数据， 1 SMA 连接器用于链接触发输入输出
- HPC 连接器 – High Pin count connector，VITA 57.1 compliant
- 尺寸 63mm x 84mm, 单槽 FMC
- 最高支持速率 12.5Gpbs， 支持 CoaXPress 2.0 协议标称所有速率，使用高速 PCB 板材
- - 40°C to 85°C 工作温度 (industrial grade)
- 板载 2Kb EEPROM， 可以用于写入用户特定信息
PCIe-1004 4 Channel CoaXPress Frame Grabber
重庆星测电子的PCIe-1004 4 Channel CoaXPress Frame Grabber是一款专为工业成像应用设计的高性能四通道 CoaXPress (CXP) 图像采集卡。该板卡支持最新的 CoaXPress V2.0 标准，能够通过单根同轴电缆同时传输高速图像数据和电源（Power over CoaXPress, PoCXP），简化了系统集成与布线复杂度。此外，它还提供了丰富的外部接口与内部扩展接口，满足多种工业自动化需求。
PCIe-1004 采用 Xilinx Kintex UltraScale FPGA 作为核心处理单元，提供强大的实时图像预处理能力与灵活的用户逻辑扩展选项。配合高达 4GB DDR4 SDRAM 的板载内存，确保即使在高帧率、大数据量的应用场景下也能流畅运行。
图 2-3 PCIe-1004 接口图
板卡功能：
- 支持四路独立 CXP 2.0 输入，每通道带宽可达 12.5Gbps；
- 内置 PoCXP 功能，支持通过同轴电缆对相机供电，最大功率17W每通道；
- 提供 Aravis SDK和GenTL Producer SDK，兼容主流机器视觉软件平台；
- 配备丰富的 External I/O 接口（如 RS-485、光耦隔离输入/输出、LVDS、TTL），适用于复杂工业环境。
操作说明
- 将PCIe-1004插入PC的PCIe插槽并连接JATG.
- 使用配套数据线连接TJ375N1156X与PC.
- FMC-CXP-4T插入易灵思TJ375N1156X开发板的FMC B插槽，使用CXP线缆连接4T子卡与PCIe-1004.
图 3-1 开发板与子卡连接
安装驱动
为正常使用DEI60F225 系列的开发板，配置好硬件的驱动是前提，开发板通过 USB 电缆连接至电脑后让 PC 端能够正确识别，因此在给开发板上电和烧录程序之 前，我们需要安装以下驱动配置软件。 硬件配置：PC端（Windows环境下）需要安装如下应用程序。
图 3-2 zadig-2.9
1. 打开Zadig,勾选List All Devices，然后取消勾选取消勾选ignore Hubs or Composite Parents
图 3-3 Zadig 配置
2. 选择对应设备的interface1(其余interface 默认为串口),选择libusbk(v3.1.0.0)
图 3-4 选择interface1
3. 安装成功显示
图 3-5 安装成功
若驱动安装成功后，仍然无法正常连接开发板，检查主机平台是否安装了CH340串口驱动。
测试流程
开发板上电后，打开易灵思开发软件Efinity, 并打开示例工程。点击菜单栏中的Open Debugger选项，并在Perspectives选项中选择Debug.
图 3-6 Debug选项
右侧界面可以看到连接的开发板的具体型号，在Bitstream一栏选择需要烧录的bit文件，并将文件烧录至开发板。烧录完成后Device Status变为绿色，点击图中所示连接按钮来查看Debug信号。如图 3-7所示。
成功连接开发板后，点击左侧的vio0，打开VIO的数据页面。在此页面中，我们可以看到init_done，clk_freq等关键信息。
在VIO界面，可以通过以下操作实现速率切换功能：
首先在rate一栏中输入目标速率，然后按顺序将图 3-8中的rate_chg_trigger、user_phy_reset、restart_PU_rst、reset_tx_rx_pcs写1，最后按顺序将上述四个信号写0.可以通过init_done以及clk_freq信号来判断速率是否切换成功。程序下载后的默认速率为12.5Gbps，同时SerDes Width默认配置为40 ，参考速率结果应为 12.5/40=0.3125，即312.5MHz。
可以使用GTKWAVE工具来查看波形。具体操作如下：
图 3-9 选择信号
在la0界面点击”Add trigger condition”，在弹出的对话框中选择想要查看的信号，以apb_done信号为例，点击OK。
在以下界面中可以选择触发的条件，Value值配置为0 to 1上升沿，配置完成后点击RUN按钮，等待信号。
图 3-10 配置条件
当条件被触发时，GTKWAVE工具会自动弹出，如下所示：
图 3-11 GTKWAVE工具
目标速率代码如下表 3-1所示：
|
rate |
3’h000 |
3’h001 |
3’h010 |
3’h011 |
3’h100 |
3’h101 |
3’h101 |
|
速率 |
12.5Gbps |
10Gbps |
6.25Gbps |
5Gbps |
3.125Gbps |
2.5Gbps |
1.25Gbps |
启动VIVADO，点击Open Hareware Manager，连接PCIe-1004与PC，导入.ltx文件更新ila数据。其中，ila_2中的ext_phy_for_cxp_0_ext_phy_din信号为采集卡接收到的数据信号，可以通过ext_phy_for_cxp_0_ext_phy_cerr与ext_phy_for_cxp_0_ext_phy_perr两个信号判断数据是否存在错误，cxp_host_0_ext_phy_speed信号用于表示当前的速率。速率与代码关系如表 3-2所示：
|
phy_speed |
0x28 |
0x38 |
0x40 |
0x48 |
0x50 |
0x58 |
|
速率 |
1.25G |
3.125G |
5.0G |
6.25G |
10.0G |
12.5G |
测试结果
以下几张图片展示了不同速率下PCIe-1004接收到的数据，测试数据为32’hb53c5cbc,由Quad1发送四通道数据。
图 3-12 1.25Gbps
图 3-13 3.125Gbps
图 3-14 6.25Gbps
图 3-15 10Gbps
图 3-16 12.5Gbps
以上5个测试中，四个通道接收到的数据均为b53c5cbc，没有出现错误数据。
测试结论
国产易灵思FPGA是目前少数国产FPGA中GT支持到12.5G甚至25G的厂商，CoaXPress 甚至CoaXPress over fiber 可以移植在其FPGA上，尽管其软件生态有待完善，但是仍然为客户和产业界提供了很好的选择，未来在高速接口领域有较大的国产替代空间。
浙公网安备 33010602011771号