会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
小猪小猪5208
博客园
首页
新随笔
联系
管理
订阅
2020年2月27日
Verilog 学习笔记-urat串口
摘要: 串口: 串口在嵌入式设备里经常会用到,串口主要包括RS232C串口,RS485串口等,他们只是电平不一样。 RS232也称标准串口,是一种比较常用的串口,采用标准的DB9接口,RS232采用的是负逻辑电平,即-12~-5V表示逻辑1,+5~+12V表示逻辑0。 一般的MCU或者FPGA的管脚只能输出
阅读全文
posted @ 2020-02-27 13:20 小猪小猪5208
阅读(949)
评论(0)
推荐(0)
2020年2月26日
verilog实现简易24小时计数器
摘要: 1.顶层数码管显示模块 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Cre
阅读全文
posted @ 2020-02-26 16:04 小猪小猪5208
阅读(2698)
评论(0)
推荐(0)
2020年2月25日
verilog中边沿检测
摘要: 在编写代码时候经常会使用到上升沿检测或则下降沿检测,这个时候使用寄存器的方式来进行检测:通过检测当前信号与上一个时刻的信号对比便可以知道是上升沿还是下降沿。 上升沿检测的寄存器输出波形: 下降沿检测的寄存器输出波形: 代码实现: module top ( input clk_50MHZ ,//系统时
阅读全文
posted @ 2020-02-25 15:30 小猪小猪5208
阅读(1440)
评论(0)
推荐(0)
verilog学习笔记-verilog基本语法
摘要: 1.verilog中逻辑表示 在verilog中,有4中逻辑: 逻辑0:表示低电平 逻辑1:表示高电平 逻辑X:表示未知电平 逻辑Z:表示高阻态 2.Verilog中数字进制 Verilog数字进制格式包括二进制、八进制、十进制和十六进制。一般常用的为二进制、十进制和十六进制。 d:表示十进制 b:
阅读全文
posted @ 2020-02-25 15:05 小猪小猪5208
阅读(5452)
评论(0)
推荐(1)
2020年2月24日
Verilog学习笔记一 状态机
摘要: 有限状态机(FiniteStateMachine, FSM),是由寄存器组合组合逻辑构成的硬件时序电路。 有限状态机一般包含: 1.输入; 2.状态; 3.状态转移条件; 4.输出。 三段式状态机:三段式状态机比一段式状态机和两段式状态机更加简洁,清晰明了,更好的描述状态的转移。 三段式状态机一般有
阅读全文
posted @ 2020-02-24 21:24 小猪小猪5208
阅读(1300)
评论(0)
推荐(0)
公告