一个Verilog HDL File I/O error的怪现象

 

编译突然无法通过：

Error (10054): Verilog HDL File I/O error at ...: can't open Verilog Design File "G:/..."

提示的是一个头文件，解决办法：

在文件位置拷贝一个副本，然后将原文件删除，再将副本改为原文件名即可！