当前标签：Verilog

jchdl-GSL-实例 - 使用Intellij IDEA创建Mux

wjcdx 2018-09-16 18:41 阅读:438 评论:0 推荐:0

硬件建模-几个观点

wjcdx 2018-09-15 09:50 阅读:636 评论:0 推荐:0

非阻塞赋值（Non-blocking Assignment）是个伪需求

wjcdx 2018-09-15 09:32 阅读:1327 评论:0 推荐:0

jchdl - RTL Value Propagation

wjcdx 2018-09-11 11:26 阅读:209 评论:0 推荐:0

jchdl - RTL Module

wjcdx 2018-09-11 11:25 阅读:281 评论:0 推荐:0

jchdl - RTL Block

wjcdx 2018-09-11 11:24 阅读:259 评论:0 推荐:0

jchdl - RTL Event

wjcdx 2018-09-11 11:23 阅读:161 评论:0 推荐:0

jchdl - RTL Data Types

wjcdx 2018-09-11 11:22 阅读:202 评论:0 推荐:0

jchdl - RTL

wjcdx 2018-09-11 11:20 阅读:219 评论:0 推荐:0

jchdl - GSL值的传播

wjcdx 2018-09-10 00:03 阅读:229 评论:0 推荐:0

jchdl - GSL Node

wjcdx 2018-09-10 00:02 阅读:191 评论:0 推荐:0

jchdl - GSL Wire

wjcdx 2018-09-10 00:01 阅读:147 评论:0 推荐:0

jchdl - GSL Port

wjcdx 2018-09-09 23:59 阅读:188 评论:0 推荐:0

jchdl - 初次使用建立项目示例

wjcdx 2018-09-07 23:18 阅读:321 评论:0 推荐:0

jchdl - 门和开关层（GSL）

wjcdx 2018-09-07 23:17 阅读:387 评论:0 推荐:0

数字电路建模 - jchdl

wjcdx 2018-09-07 23:16 阅读:454 评论:0 推荐:0

拨开云雾-Verilog是个大杂烩（中性）

wjcdx 2018-09-06 22:08 阅读:207 评论:0 推荐:0

HDL-数字电路建模的要点

wjcdx 2018-09-05 23:53 阅读:551 评论:0 推荐:0

Chisel3-创建工程并转换为Verilog代码

wjcdx 2018-09-05 23:18 阅读:4520 评论:0 推荐:0

概念辨析-Description Language还是Description Library？

wjcdx 2018-09-05 10:00 阅读:438 评论:0 推荐:0