随笔分类 -  jchdl

上一页 1 2 3
jchdl-GSL-实例 - 使用Intellij IDEA创建Mux
摘要：https://mp.weixin.qq.com/s/yP9xKeg0iHJChuMPzxdJtA https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/gsl/operator/conditional/Mux.java ​​ 阅读全文
posted @ 2018-09-16 18:41 wjcdx 阅读(438) 评论(0) 推荐(0)
硬件建模-几个观点
摘要：https://mp.weixin.qq.com/s/ANlBqbDxiqV5BH9TtIxNjg 一. 非阻塞赋值（Non-blocking Assignment）是个伪需求 二. Delay只有两种实现方式？ 1. 利用器件（线、们）的物理特性，进行延时；2. 定时延时：使用高频clk和计数寄存 阅读全文
posted @ 2018-09-15 09:50 wjcdx 阅读(636) 评论(0) 推荐(0)
非阻塞赋值（Non-blocking Assignment）是个伪需求
摘要：https://mp.weixin.qq.com/s/mH84421WDGRb7cuU5FEFIQ Verilog的赋值很是复杂，包括： 1. Continuous assignment; 2. Procedural assignment: a. Blocking Assignment; b. No 阅读全文
posted @ 2018-09-15 09:32 wjcdx 阅读(1327) 评论(0) 推荐(0)
jchdl - RTL Value Propagation
摘要：https://mp.weixin.qq.com/s/2_0yQYdHlSQzPw7vX7NuHA ​​ 因为建模方式的不同，RTL值的传播不同于GSL值的传播。 jchdl GSL模型的信息较多，知道Port的upstream Port和downstream Ports，也就是知道值的变化从哪里传 阅读全文
posted @ 2018-09-11 11:26 wjcdx 阅读(208) 评论(0) 推荐(0)
jchdl - RTL Module
摘要：https://mp.weixin.qq.com/s/Sr4ffU4TPPoUJpdInwWd6w ​​ jchdl Module类在概念上对应Verilog的module，作为所有用户自定义模块的父类。 所有用户创建的节点，必须继承Module类。Module为用户创建模块提供了很多支持方法，但把 阅读全文
posted @ 2018-09-11 11:25 wjcdx 阅读(281) 评论(0) 推荐(0)
jchdl - RTL Block
摘要：https://mp.weixin.qq.com/s/pR6b6i98P9dRU8bhZkKaww 观察Verilog代码可以发现，对逻辑的描述中都是assign和always代码块。这正对应了硬件电路中的一个个并行电路模块。 参考Verilog，jchdl支持Assign和Always两种bloc 阅读全文
posted @ 2018-09-11 11:24 wjcdx 阅读(259) 评论(0) 推荐(0)
jchdl - RTL Event
摘要：https://mp.weixin.qq.com/s/P9uoJwIYdM-mbiR9WCtJCg hardware modeling基于事件驱动模型，RTL中定义了多种事件。 jchdl 参考了Verilog中的事件类型。 ​​ 一. PosEdgeEvent 上升沿事件。对应Verilog中的p 阅读全文
posted @ 2018-09-11 11:23 wjcdx 阅读(161) 评论(0) 推荐(0)
jchdl - RTL Data Types
摘要：https://mp.weixin.qq.com/s/hWYW1Bn WhpwVu2e98qA 一. Bit ​​ 类结构如下： ​​ 主要属性： value: bit的值，只支持0,1， 分别为 Bit.BIT_0 和 Bit.BIT_1； 主要方法： 构造方法 Bit(): 创建一个Bit，值为 阅读全文
posted @ 2018-09-11 11:22 wjcdx 阅读(202) 评论(0) 推荐(0)
jchdl - RTL
摘要：https://mp.weixin.qq.com/s/gNN2eiJnr9N02xdZVQceDQ ​​ 相较于GSL层对物理连接的建模，RTL层提高了一个抽象层次： 把物理的触发器提取为抽象的寄存器数据类型，简化了从触发器中存取值的操作。 把物理的门和开关原语的逻辑，提取为操作符号& | ~等，甚 阅读全文
posted @ 2018-09-11 11:20 wjcdx 阅读(219) 评论(0) 推荐(0)
jchdl - GSL值的传播
摘要：https://mp.weixin.qq.com/s/jgMljoca-Cwe9x0NaTLzZg GSL的拓扑模型是线和节点连接的模型，值的传播，即是值在线和节点之间传播和转化的过程。 值的传播有两种方式： 深度优先； 广度优先； 如果值不变，则终止传播。这样可以破除触发器那样带环的拓扑结构导致的 阅读全文
posted @ 2018-09-10 00:03 wjcdx 阅读(229) 评论(0) 推荐(0)
jchdl - GSL Node
摘要：https://mp.weixin.qq.com/s/Oa4qgjIUccu5Y-Jlqcyn_A org.jchdl.model.gsl.core.meta.Node.java ​​ generated by Intellij IDEA powered by yFiles Node为所有节点的父类 阅读全文
posted @ 2018-09-10 00:02 wjcdx 阅读(191) 评论(0) 推荐(0)
jchdl - GSL Wire
摘要：https://mp.weixin.qq.com/s/4w_wwwCd6iBhh0QR2wK81Q org.jchdl.model.gsl.core.datatype.net.Wire.java ​​ generated by Intellij IDEA powered by yFiles. 一. 阅读全文
posted @ 2018-09-10 00:01 wjcdx 阅读(147) 评论(0) 推荐(0)
jchdl - GSL Port
摘要：https://mp.weixin.qq.com/s/DVmMrCFgNLuZDtssQ85w7A org.jchdl.model.gsl.core.meta.Port.java ​​ generated by Intellij IDEA powered by yFiles. 一. 类结构 ​​ 主 阅读全文
posted @ 2018-09-09 23:59 wjcdx 阅读(188) 评论(0) 推荐(0)
jchdl - 初次使用建立项目示例
摘要：https://mp.weixin.qq.com/s/HaarKjpHan08RUTlEX0XHg 一. 下载并安装JDK 8 下载链接：https://www.oracle.com/technetwork/java/javase/downloads/index.html 当前最新版本为JDK10， 阅读全文
posted @ 2018-09-07 23:18 wjcdx 阅读(321) 评论(0) 推荐(0)
jchdl - 门和开关层（GSL）
摘要：https://mp.weixin.qq.com/s/dcBfMLOuaFtrk6i149vIVQ 第一部分 静态建模：拓扑模型 GSL层拓扑建模相对简单，由线和节点组成： 线连接各个节点； 节点上带有input/output/inout三种类型的接口（Port），供线连接； 一. Port 线与节 阅读全文
posted @ 2018-09-07 23:17 wjcdx 阅读(387) 评论(0) 推荐(0)
数字电路建模 - jchdl
摘要：https://mp.weixin.qq.com/s/uWU6i30_q7wJT3yVJ8yqnQ jchdl：Jianchang Constructed Hardware Description Library，使用Java语言开发的硬件描述库。（Java是商标不让用，那就用名字 :-） 一. 设 阅读全文
posted @ 2018-09-07 23:16 wjcdx 阅读(453) 评论(0) 推荐(0)

上一页 1 2 3