随笔分类 -  Chisel3

1 2 3 4 5 ··· 13 下一页
摘要:文章合集:hcf-phases 1.hcf - Chisel3生成Verilog的新方法2.hcf - ChiselStage及chisel Shell3.hcf - ChiselMain的调用过程 4. hcf - phase: Checks5. hcf - phase: add implicit 阅读全文
posted @ 2022-07-02 12:13 wjcdx 阅读(100) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/eWAjUyE0fr_lmLqdCc7fTw 本文介绍将Chisel3模块生成为Verilog代码的几种新方法。 1. 原方法 当使用老方法生成Verilog代码时,提示方法被废弃,如下图所示: Driver的提示如下: execute的提示如下 阅读全文
posted @ 2022-07-02 11:59 wjcdx 阅读(2095) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/GJKVKEOBzT-461XumWJCvg 简单介绍ImmGen的实现。 本文目录: 1. Instruction formats 2. IMM 3. ImmGen 以下正文: 1. Instruction formats RISC-V ISA 阅读全文
posted @ 2022-01-15 11:06 wjcdx 阅读(180) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/MUK2K1WrhcyoEsOVwpgrlw 简单介绍TestHarness的实现。 1. 测试模块 TestHarness是一个测试模块,直接继承自Module类: 2. io 测试模块向外输出一个测试是否成功的信号: 3. 实例化Exampl 阅读全文
posted @ 2020-07-14 12:50 wjcdx 阅读(749) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/U4GAEogQMwo0PIxeU6n8jg 简单介绍ExampleRocketSystem的实现。 1. ExampleRocketSystem ExampleRocketSystem是一个顶层模块的样例,包含一个Rocket子系统,一系列的外 阅读全文
posted @ 2020-07-14 12:49 wjcdx 阅读(609) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/2-RzSXcPBf2TbiM3Seqb5Q 简单介绍Configs的实现。 1. WithJtagDTMSystem 使用JTAG调试接口: WithJtagDTM定义如下: 2. WithDebugSBASystem 调试模块中是否包含系统总 阅读全文
posted @ 2020-07-14 12:48 wjcdx 阅读(494) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/xbr1Jz8XRbKaPmNzKwNP1g 简单介绍RocketTile的实现。 1. RocketTileParams 定义RocketTile相关的参数: 2. RocketTile 继承自BaseTile,代表Rocket核心模块,引入了 阅读全文
posted @ 2020-07-12 08:57 wjcdx 阅读(622) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/H4eepx6Cd2BfTTOPqrF6YA 简单介绍LazyRoCC的实现。这里并不介绍具体实现。 RoCC是指Rocket Custom Coprocessor,即Rocket自定义协处理器。 1. BuildRoCC 用于定义和查找的配置项 阅读全文
posted @ 2020-07-12 08:56 wjcdx 阅读(520) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/jH0cJ76WCPuJfWFpijXLhA 简单介绍L1Cache的实现。 1. L1CacheParams 定义L1Cache的参数: 2. HasL1CacheParameters 把HasTileParameters中的参数和L1Cach 阅读全文
posted @ 2020-07-12 08:54 wjcdx 阅读(469) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/IlEnkKHwH6AS7vmUkoAN_Q 简单介绍TileInterrupts的实现。 1. TileInterrupts 定义核心相关的中断信号: 其中: a. debug:调试中断信号; b. mtip:时钟中断信号; c. msip:软 阅读全文
posted @ 2020-07-12 08:53 wjcdx 阅读(231) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/uy1U107isVojezdcyvhH9Q 简单介绍FPU相关的代码概要。目前主要处理较高层次上的模块关系,暂时不涉及具体模块逻辑的实现。 1. FPUParams/FPConstants 定义FPU相关的参数和常量: 暂时不涉及具体参数的含义 阅读全文
posted @ 2020-07-12 08:50 wjcdx 阅读(560) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/VbidBjB6QsaQG-KWRIM8zQ 简单介绍CustomCSRs的实现。 1. CustomCSR CustomCSR定义自定义CSR寄存器的信息。 1) case class 用于封装自定义CSR寄存器的信息: 其中: a. id:C 阅读全文
posted @ 2020-07-09 21:21 wjcdx 阅读(353) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/1TdXhC7UvPUX4An1R9QZ8g 简单介绍BusErrorUnit的实现。 1. BusErrors BusErrors定义了一个抽象的toErrorList方法,用于返回错误列表: 其中: a. toErrorList方法的返回值是 阅读全文
posted @ 2020-07-09 21:20 wjcdx 阅读(222) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/-PlVHWPPTCG5mMz_jEAd6g 简单介绍Core的实现。 1. XLen XLen定义了总线宽度: 其值在BaseSubsystemConfig中定义为64: 2. CoreParams CoreParams定义了核心的一系列参数: 阅读全文
posted @ 2020-07-09 21:18 wjcdx 阅读(683) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/5J74euYsxkjlS1QSWU6_Ow 简单介绍BaseTile的实现。 1. Keys 定义了一组配置的Key: 其中: a. SharedMemoryTLEdge:从实现上看,是系统总线的第一条连接边: b. TileKey:用于定义T 阅读全文
posted @ 2020-07-09 21:17 wjcdx 阅读(370) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/THo5Mw0099ummLsbXjLutw 简单介绍RocketSubsystem的实现。 1. Params 定义Rocket tile相关的master port/slave port/crossing参数: 2. Keys 定义Rocke 阅读全文
posted @ 2020-06-20 13:59 wjcdx 阅读(352) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/8W2CSwMqjJxZ-jCy2uR0Vg 简单介绍HasTiles的实现。 1. ClockedTileInputs 包含时钟输入的tile inputs: tile inputs指如下两个输入输入端口: clocked则是指: 2. Has 阅读全文
posted @ 2020-06-20 13:57 wjcdx 阅读(194) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/pJXXSBvj2hQSICGlNvuUwQ 简单介绍Ports的实现。 1. Port Params 定义外部端口的大小和宽度参数: 其中: a. MasterPortParams:作为主端口的参数; b. SlavePortParams:作为 阅读全文
posted @ 2020-06-20 13:55 wjcdx 阅读(224) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/RIW_YxjsrGtU07xtUDEYpA 简单介绍BaseSubsystem的实现。 1. 各种Key 定义了高层次模块使用配置Key: 其中: a. SystemBusKey:用于定义系统总线参数; b. FrontBusKey:用于定义前 阅读全文
posted @ 2020-06-20 13:53 wjcdx 阅读(338) 评论(0) 推荐(0)
摘要:https://mp.weixin.qq.com/s/03mqAmLiaA1JwOePR5IDyQ 简单介绍Configs的实现。 1. BaseSubsystemConfig BaseSubsystemConfig包含基本子系统的配置定义。 1) 核心参数 a. PgLevels:页表层次: b. 阅读全文
posted @ 2020-06-16 10:56 wjcdx 阅读(509) 评论(0) 推荐(0)

1 2 3 4 5 ··· 13 下一页