摘要： 今天有幸和HW的同事聊天,在谈到视频测试时, "连_续"播放的视 频怎么测试?---1. 其实"连续"视频也可以当做一张张图片,只是30张/s= 30Frames Per Second; 而这"连续"视频也是特定的信源,他们叫做视频码流;---2. 视频码流,按照测试需求,及视频采集卡速度,来制定视频码流的?fps, 和每帧图片的内容(如彩条),图片的像素,及颜色深度(?bit/pixel);---3. 还没有想明白的一点,就是怎么"同步", 被测试设备在play码流,视频采集卡在采集, 但采集上来的是哪一帧? 只 阅读全文

摘要： 除了使用度娘,google,感觉goolge好点;还有一下altera.comhttp://forums.xilinx.comhttp://opencores.org/project,i2c_master_slavehttp://www.eewiki.net/display/LOGIC/I2C+Master+(VHDL)http://www.fpga4fun.com/I2C.html不要忘记http://www.terasic.com/english/discuss.htm 阅读全文

摘要： 有时间好好看看,上面很多有价值的资料 https://code.google.com/p/crazybingo/ 阅读全文

摘要： 1.图像的第一个像素点（0,0）不是位于屏幕的（0,0）点 而是hs,vs的时序控制的。如果图像被分成4块, 但拼起来是一副完整的picture,则是hs,vs都有问题;如果图像被从竖向(纵向)一劈两半,则是hs有问题.2.SDRAM的时分复用也是另外一个技术点,乒乓时,一个fifo读一个fifo被写,两个时钟是同步滴(Coms的PCLK,和VGA的rd CLK); 当然如果把VGA模块更换成USB.v情况就不同了; 为了能在上位机PC上达到realtime显示, 必须满足 a.USB读取速度(MB/S)>=COMS'PCLK MHz*pixel颜色深度/8bit; (颜色深度, 阅读全文

摘要： 1. 安装visa503, 进行中...2.On USB20_PC, 在2.0PC环境下是否丢数据? ---今天使用huanor的ext例子(固件,fpga),上位机使用cypress dvk 中的streamer,(详细操作可参见huanorpdf)调试发现数据都是连续的,并速度都在33mhz,初步看未丢失.3.使用cyapi在vc++环境下搞定了, 其实很简单. labview等有时间再做 阅读全文

摘要： 参照AN65974-AN61345-AN84868A0:A1: the address signals A0:A1 on the interface indicate the thread to be accessed. FX3’s DMA fabric then routes thedata to the socket mapped to that thread. Therefore, in this example, when A0:A1 = 0, thread 0 is accessed, and any data thatis transferred over thread 0 is 阅读全文

摘要： 1.usedw[] is the number of words in the FIFO, 摘自quartusii创建FIFO是窗体中的解释.在使用altera FIFO时 一般会引出该信号. 程序中加载FIFO的步骤可参见特权同学笔记17.2.use a different output width and... 输出可以和输入的宽度不同, 这点尤其在如输入8bit/clk,而输出是16bit/clk, 如5150->fifo, fifo->usb; crazybingo有讲。3.synchronize both reading and writing to "cloc 阅读全文

摘要： 1. cnt <= (others => '0');这个是给cnt赋零的意思，还可以这样用比如说cnt是std_logic_vector(7 downto 0);那么cnt<=(1=>'1',others=>'0')；就表示给cnt的第1位赋1，其他位的全部都赋0，结果cnt=“00000010”；2.f1_fi_din <= conv_std_logic_vector(8, DW/2-10) & AD_B & conv_std_logic_vector(4, DW/2-10) & AD 阅读全文

只有注册用户登录后才能阅读该文。 阅读全文