随笔分类 -  UVM

systemverilog 随机化操作
摘要：在进行验证已编写过的模块时，我们往往需要一些随机的测试方法来检测隐藏的漏洞。 sv相比于verilog而言，在随机化上则是非常有力，有许多关于随机化的操作。 一 随机数据： 一般而言随机化的操作都是需要封装成为类的。 class Bus; rand bit[15:0] addr; rand bit[ 阅读全文
posted @ 2021-08-30 10:47 will_w 阅读(1301) 评论(0) 推荐(0)
uvm_do
摘要：外表篇： uvm_do系列宏包括： `uvm_do `uvm_do_pri `uvm_do_with `uvm_do_pri_with `uvm_do_on `uvm_do_on_pri `uvm_do_on_with `uvm_do_on_pri_with 宏的形式记忆： 细心的读者，从上面的排列 阅读全文
posted @ 2021-08-27 10:24 will_w 阅读(377) 评论(0) 推荐(1)