摘要： 对于AXI Interconnect的输出引脚，双击进行配置 SDK中的配置，关闭CPU 和 DDR中间的缓存 Xil_DCacheFlushRange(0x01000000 & 0xffffffc0,640*480); gic中断设置 gic_intr.c 1 #include "gic_intr 阅读全文

摘要： DDR3 IP基础知识 (1条消息) 快速上手Xilinx DDR3 IP核 汇总篇（MIG）_ddr3 xilinx_孤独的单刀的博客-CSDN博客 DDR3 tb文件 1 `timescale 1ns / 1ps 2 /////////////////////////////////////// 阅读全文

摘要： 1 module top( 2 output [31:0] c 3 ); 4 5 localparam [15:0] a = 65535; 6 localparam [15:0] b = 25687; 7 8 9 assign c = a*b; 10 //两个常数相乘，综合后不使用资源，直接综合为一 阅读全文

摘要： 在SDK中使用xil_DCacheDisable(); 导出内存中的数据 所得的BIN文件可以用WINHEX打开 matlab代码 bin2bmp clear; clc; close; p_fid = fopen('../data/out.bin','r'); a = fread(p_fid); c 阅读全文

摘要： axi stream 数据显示 tuser是代表本帧的第一个像素 tlast在每一行的最后一个像素拉高 AXI LITE总线写数据 AXI LITE总线读数据 AXI FULL总线写数据，64位 burst_length为16 AXI FULL总线读数据 技巧：导出ILA数据 阅读全文

摘要： Smart ZYNQ板 工程八 将程序固化至QSPI FLASH – 你好，FPGA (hellofpga.com) 阅读全文

摘要： ZYNQ中每个ARM core都有自己的私有定时器，私有定时器的工作频率为CPU的一半，如ZYNQ的工作频率为666MHZ,则定时器的频率为333MHz，后面需要注意这个时钟。 定时器中断1S LED闪烁实验 #include "xparameters.h" #include "xgpiops.h" 阅读全文

摘要： 1 #define LED2 57 2 #define LED1 56 3 #define KEY2 55 4 #define KEY1 54 5 6 #define GPIO_DEVICE_ID XPAR_XGPIOPS_0_DEVICE_ID 7 XGpioPs Gpio; 8 9 void G 阅读全文

摘要： 1.用处这两个应该算是运算符，运用在多位的变量中，如下：slv_reg0[(byte_index8) +: 8] <= S_AXI_WDATA[(byte_index8) +: 8]； 2."+:"变量[起始地址 +: 数据位宽] <–等价于–> 变量[(起始地址+数据位宽-1)：起始地址] dat 阅读全文

摘要： //BD中设置的3帧缓存地址 #define VIDEO_BASEADDR0 0x01000000 #define VIDEO_BASEADDR1 0x02000000 #define VIDEO_BASEADDR2 0x03000000 #define AXI_LITE_PL 0x43C00000 阅读全文