垂直前沿：3D-NAND演进、AI、HPC应用及未来趋势的深度分析报告

垂直前沿：3D-NAND演进、AI/HPC应用及未来趋势的深度分析报告

引言

数据需求与平面缩放的终结

二十一世纪见证了一场前所未有的“数据爆炸”，其驱动力源于数字化、物联网（IoT）以及人工智能（AI）和5G等宏观趋势 1。据预测，到2025年，全球生成的数据总量将达到惊人的175泽字节（ZB）1。这种对存储的无尽需求给内存技术带来了巨大压力。作为数字时代早期的主力，2D（平面）NAND闪存技术，尽管在多年间推动了存储成本的下降和容量的提升，但最终遭遇了其物理极限，为自身的衰落埋下了伏笔。

3D-NAND作为革命性继任者的出现

3D-NAND的出现并非一次简单的增量改进，而是一场范式转移。通过垂直堆叠存储单元，类似于建造摩天大楼而非扩张单层平房，业界找到了一条绕开2D缩放物理瓶颈的道路，从而实现了存储密度和性能的指数级增长 2。这一转变始于十多年前，为持续满足指数级增长的存储需求铺平了道路 2。

报告目标与结构

本文旨在提供一份全面的分析，其结构将引导读者从2D NAND物理限制的根本原因出发，深入探讨3D-NAND的基础架构创新和竞争格局，然后通过对铠侠（Kioxia）第八代BiCS FLASH的专题研究，剖析其在人工智能（AI）和高性能计算（HPC）领域的应用，并最终对未来面临的挑战和技术演进路径进行前瞻性分析。

必然的转变：从平面极限到垂直堆叠

平面之墙的物理学

本节将详细技术性地剖析为何2D-NAND在发展至1x纳米节点时，遭遇了不可逾越的基础物理障碍 4。

单元间干扰

随着制造工艺的进步，2D平面上的存储单元被越做越小，排列得也越来越紧密。当单元之间的物理距离缩减到极致时，一个单元中存储的电荷所产生的电场开始显著影响相邻单元，这种现象被称为单元间干扰。这种干扰会污染数据，导致原始误码率（Raw Bit Error Rate, RBER）急剧上升，从而严重损害数据的完整性 2。为了纠正这些错误，需要更强大的纠错码（ECC）算法和更复杂的控制器逻辑，这不仅增加了成本，也降低了性能。

电子数量与可靠性

2D NAND缩放的另一个根本性问题在于，物理单元尺寸的缩小直接导致了其能够容纳的电子数量减少 5。在NAND闪存中，数据是通过在浮栅（Floating Gate）中存储不同数量的电子来表示不同的逻辑状态。当单元尺寸缩小到只能容纳几十个甚至更少电子时，即使是几个电子的微小泄漏（由于隧道氧化层的磨损），也可能导致单元的电荷状态发生翻转，从而造成数据错误。这极大地削弱了单元的耐久度（Program/Erase cycles）和数据保持能力（Data Retention），使得存储的可靠性急剧下降。

光刻技术壁垒

为了制造更精细的特征尺寸，业界采用了193nm沉浸式光刻和多重曝光等先进技术。然而，这些技术的成本和复杂性随着节点的缩小而急剧攀升 4。每推进一步，都需要更昂贵的设备、更长的制造周期和更复杂的工艺流程。最终，通过进一步缩小尺寸所带来的成本节约，被急剧增加的制造成本所抵消，导致单位比特成本的下降曲线趋于平缓甚至开始反转。这形成了一道经济和技术上的“缩放之墙”，威胁到了NAND产业持续发展的经济可行性 2。

垂直范式：一次概念性突破

面对平面缩放的困境，业界的解决方案是将思路从二维（X-Y平面）扩展到三维（Z轴）。其核心理念是将原本平铺的NAND字符串（NAND String）旋转90度，使其垂直站立 10。这一优雅的方案，使得制造商能够在不追求极致光刻工艺的情况下，通过增加垂直堆叠的层数来大幅提升存储密度 6。

这种范式转变的意义在于，它将技术竞争的焦点从“横向缩小”转向了“纵向增高” 9。制造商可以采用相对成熟且成本效益更高的光刻节点（例如30-40nm级别）来定义单元的横向尺寸，由于单个单元的物理尺寸更大，可以容纳更多电子，这天然地提升了单元的可靠性和耐久度，从而巧妙地规避了2D NAND面临的核心物理难题 4。

开创性努力：东芝（铠侠）的基础性作用

追溯NAND闪存的历史，其根源在于东芝公司的舛冈富士雄博士（Dr. Fujio Masuoka）在20世纪80年代的发明 13。正是这家公司，在数十年后再次引领了行业的下一次革命。2007年，东芝（现为铠侠）在全球范围内首次公布了3D闪存技术概念，并将其命名为BiCS FLASH™（Bit Cost Scalable FLASH）16。这一开创性的工作，为整个行业从2D向3D的转型奠定了理论和架构基础，彰显了铠侠在存储领域长期以来的领导地位和创新传承。

从平面到垂直的转变：洞察与启示

向3D-NAND的过渡并非一次简单的技术迭代，而是由基础物理学和经济规律共同推动的一场必然革命。它标志着一种以“蛮力”光刻技术驱动的缩放模型的终结，以及一种更精巧的、以“架构”创新为核心的缩放模型的开始。

这一转变的背后逻辑链条清晰可见：首先，2D NAND的横向缩放遇到了电子泄漏、单元干扰和制造成本急剧上升等无法逾越的物理障碍 6。这导致了作为半导体行业核心驱动力的单位比特成本下降趋势的停滞。3D概念通过将竞争维度转向垂直方向，成功地将存储密度与极限光刻工艺解耦。制造商得以采用更成熟、可靠性更高的工艺节点来制造更大的单个存储单元，从而在根本上解决了2D NAND的可靠性危机 4。最后，尽管3D-NAND的初期研发和工厂改造投入巨大 6，但它为行业提供了一条可持续的、能够继续降低单位比特成本的路径。

这一战略性的转向，将NAND行业从一个缩放的死胡同中拯救出来，重置了成本曲线，并为今天TB级固态硬盘（SSD）的普及铺平了道路。这不仅仅是技术的胜利，更是在面对物理极限时，通过改变思维维度来解决问题的典范。

基础架构与核心制造技术

单元之战：电荷俘获闪存（CTF）与浮栅（FG）

3D-NAND的实现依赖于存储单元技术的演进。两种主要技术路径在行业早期形成了竞争。

浮栅（Floating Gate, FG）

浮栅是2D NAND中使用的传统单元技术，它通过在一个导电的多晶硅层中存储电荷来记录数据。尽管这项技术非常成熟，但在3D结构中，为每个垂直堆叠的单元制造出相互隔离的浮栅，在工艺上极其困难且成本高昂 21。

电荷俘获闪存（Charge-Trap Flash, CTF）

CTF架构成为3D-NAND的主流选择，它将电荷存储在一个不导电的介电质层（通常是氮化硅）中 4。其关键优势在于，这个电荷俘获层可以作为连续的薄膜沉积在垂直沟道周围，无需进行复杂的光刻图形化来隔离每个单元的存储节点。由于电荷被“俘获”在绝缘材料的局部陷阱中，它们不会在相邻单元之间迁移，这极大地简化了垂直制造流程 22。

此外，与高度缩小的FG单元相比，CTF展现出更优的可靠性。在FG单元中，隧道氧化层中的一个缺陷就可能导致整个浮栅的电荷全部泄漏。而在CTF中，由于电荷是局域存储的，单个缺陷只会影响一小部分电荷，使单元对缺陷的容忍度更高。CTF通常也需要较低的编程电压，这减少了对单元的损耗，从而提高了耐久度和能效 22。包括三星、铠侠和SK海力士在内的大多数主要制造商都采用了CTF技术 23。

工艺流程的分歧：栅极优先与栅极后置/替换栅

在制造3D-NAND时，业界出现了两种主要的工艺流程，这反映了不同厂商在早期对技术路线的战略抉择。

栅极优先（Gate-First）

以铠侠的BiCS架构为代表，“栅极优先”流程首先沉积构成控制栅的材料（导电层和绝缘层交替堆叠）。然后，通过一次高深宽比（High-Aspect-Ratio, HAR）的蚀刻，在整个堆叠中打出一个垂直的沟道孔。最后，将沟道材料和电荷俘获层等单元薄膜沉积到孔内 18。这个流程在概念上更直接，是一种“先打孔后填充”的思路。

栅极后置/替换金属栅（Gate-Last / Replacement Metal Gate, RMG）

以三星的V-NAND架构为代表，这种更复杂的流程首先沉积的是“牺牲层”（如氮化硅）和氧化物绝缘层的交替堆叠。在形成沟道孔和沟道之后，工艺会蚀刻出狭长的“缝隙”（slit），然后通过化学方法移除牺牲层，最后在留下的空隙中填充最终的金属栅极材料（如钨）4。由于最终的栅极是在工艺流程的后期才形成的，因此被称为“栅极后置”。

这种方法的复杂性带来了显著的好处：它允许使用高性能的金属作为栅极材料。金属栅极的电阻远低于多晶硅栅极，这对于降低字线（Word Line）延迟、提升器件性能至关重要，尤其是在堆叠层数越来越高的情况下 27。

布局革命：阵列下CMOS（CuA）的影响

为了最大化硅片利用率，即提高存储阵列面积与总芯片面积的比例，业界开发了阵列下CMOS（CMOS under Array, CuA）技术，也被称为单元下外围电路（Peri Under Cell, PUC）2。

在传统布局（阵列旁CMOS - CoA）中，用于寻址、电压控制等功能的外围逻辑电路被放置在存储阵列的旁边 24。这种布局效率低下，因为逻辑电路会占用相当一部分宝贵的芯片面积。

CuA/PUC创新性地将这些CMOS逻辑电路直接移动到垂直存储单元堆叠的下方。这好比是将建筑的机电设施从旁边的附属建筑移至地下室，从而极大地缩小了在给定容量下的芯片总尺寸，或是在相同尺寸的芯片上集成更多存储容量 3。

更重要的是，CuA通过缩短逻辑电路与存储阵列之间的连接路径，提升了性能。它还为在芯片上实现更多的并行处理单元（plane）提供了空间，直接转化为更高的读写带宽 3。到2021年，CuA已成为所有主要制造商的主流架构 24。

架构与技术的演进：洞察与启示

3D-NAND早期的技术路径选择揭示了半导体行业发展的经典模式：战略分歧与最终趋同。在Gate-First与Gate-Last之间的选择，体现了制造简易性与极致性能之间的工程权衡，反映了不同公司的战略考量和制造哲学。

这一演进过程可以被看作一个技术探索和收敛的周期。首先，在转型的初期，行业领导者们必须在不确定的技术路径上做出抉择。铠侠/东芝选择了更为直接的BiCS（Gate-First）工艺，这可能在初期提供了更快的上市路径和较低的工艺风险 25。而三星则投入巨资研发更为复杂的V-NAND（Gate-Last）工艺，押注其在性能上的长期优势 26。Gate-Last工艺允许使用低电阻的金属栅极，这一优势随着堆叠层数的增加而愈发重要，最终被证明是一项有远见的投资 27。

与此同时，某些技术的优势是如此明显，以至于它们迅速成为行业共识。CTF技术因其在3D结构中无与伦比的制造简易性和可靠性优势，成为了事实上的标准 22。同样，CuA架构在芯片面积效率和性能上的巨大好处，使其从美光（Micron）的竞争优势迅速转变为整个行业的标准配置 24。

这一过程表明，一个成熟的技术市场是通过不断的探索和验证来前进的。最初的路径分歧允许行业探索设计空间的边界，而随后的技术趋同则表明最有效的解决方案已被市场验证。当CTF和CuA成为基础后，竞争的焦点便转移到了下一个层面的挑战：如何堆叠得更高、集成得更好。

代际军备竞赛：多厂商视角

追踪层数：从24层到超过300层

垂直堆叠的层数已成为衡量3D-NAND技术进步最直观的指标。本节将按时间顺序梳理这一“层数竞赛”的历程，从最初的24层和32层器件 4，经过48、64、96层等关键里程碑 11，再到128层、176层，并最终进入当前的200+层乃至300+层的时代 24。这种垂直方向的缩放（Z-scaling）是驱动密度提升和单位比特成本下降的主要动力。

主要行业领导者的比较分析

当前，NAND闪存市场由少数几家巨头主导，包括三星、铠侠/西部数据（Western Digital）、SK海力士和美光 31。我们将分析这些领导者在高层数NAND上的最新产品，并揭示他们各自独特的技术路径和战略重点。

  • 三星电子（Samsung）：作为市场的长期领导者，三星凭借其V-NAND技术持续创新。从用于汽车电子的第八代V-NAND 33，到已实现大规模量产的第九代V-NAND，三星展示了其强大的技术实力。第九代V-NAND包括1Tb容量的TLC（三层单元）和QLC（四层单元）芯片，采用了下一代“Toggle 5.1”接口，数据传输速率高达3.2 Gbps，同时实现了显著的能效提升和业界最小的单元尺寸 34。
  • SK海力士（SK Hynix）：SK海力士将其CuA/PUC技术命名为“4D NAND”，并积极推动层数极限。其最新的321层NAND产品采用了创新的“三段式堆叠”（triple-stacking）蚀刻技术来应对制造复杂性，与238层产品相比，存储密度提升了41% 9。这一策略旨在通过分解制造难度来换取更高的总层数。
  • 美光科技（Micron）：美光是CuA架构的早期市场推动者，并在其232层节点上再次展现了架构创新的实力。该产品是同类产品中首个上市的，其突出特点是采用了业界首个“六平面”（six-plane）架构。平面是芯片上可以并行访问的独立区域，增加平面数量可以显著提升并行度，从而提高吞吐量和QoS（服务质量）40。其I/O速度也达到了2.4 GB/s。
  • 铠侠/西部数据：作为NAND闪存的发明者，铠侠与其合作伙伴西部数据在BiCS FLASH技术上持续深耕。他们的演进路径将在下一章节的专题研究中进行详细阐述。

表1：近期3D-NAND技术代际比较

为了直观地比较各厂商的技术实力和战略侧重，下表整合了各主要厂商最新一代NAND产品的关键规格。

特性 铠侠 (第八代 BiCS) 三星 (第九代 V-NAND) SK海力士 (321层 4D) 美光 (232层 G8)
已公布层数 218 44 未明确说明，但暗示>200层 46 321 30 232 40
单元类型 TLC, QLC 44 TLC, QLC 34 TLC, QLC 30 TLC, QLC 48
最大裸片密度 1Tb TLC 45 1Tb TLC, 1Tb QLC 34 1Tb TLC 30 1Tb TLC 41
I/O接口/速度 3.2 Gbps 45 Toggle 5.1 @ 3.2 Gbps 34 未指定，但UFS 4.1暗示高速 50 ONFI @ 2.4 GB/s 40
关键架构 CBA (混合键合), OPS 44 最小单元尺寸, 最薄堆叠层, 双段蚀刻 34 三段式堆叠蚀刻, 4D (PUC) 37 六平面架构, CuA 42
市场状态 原型/送样 51 已量产 (TLC & QLC) 34 计划于2025年量产 30 已在产品中出货 40

这张表格清晰地揭示了行业竞争的多元化。它表明，单纯的“层数竞赛”已经不能完全概括当前的技术格局。SK海力士通过分段堆叠追求最高的绝对层数，美光则在稍低的层数上通过增加并行平面来优化性能，而三星和铠侠则通过引入新接口和革命性的键合技术来推动性能和集成度的提升。这反映出，各厂商正在根据自身的技术优势和对市场需求的判断，采取差异化的竞争策略。

专题研究：铠侠第八代BiCS FLASH

架构深度剖析：218层堆叠

铠侠第八代BiCS FLASH技术的核心是其218层堆叠的1Tb TLC裸片。在发布时，其存储密度达到了18.3 Gb/mm²，在同类技术中处于世界领先水平 45。这一成就的背后，是铠侠在垂直和横向缩放之间寻求最佳平衡，以实现卓越的资本支出（CAPEX）效率的战略体现 44。

CMOS直接键合至阵列（CBA）：一次制造范式的转变

CBA技术是BiCS8最引人注目的创新，它是铠侠对混合晶圆到晶圆键合（hybrid wafer-to-wafer bonding）技术的实现 44。

机制

在传统单片（monolithic）CuA架构中，CMOS逻辑电路和存储阵列是在同一块晶圆上先后制造的。而在CBA技术中，存储单元阵列晶圆和CMOS外围逻辑晶圆是完全独立制造的，每个都在其最优化的工艺流程下完成。随后，这两片晶圆通过高精度的对准和键合技术被“粘合”在一起 45。

优势

这种制造流程的解耦，打破了单片CuA架构的一个根本性妥协。在单片工艺中，制造存储阵列所需的高温步骤（如退火）会损害预先制备好的、对温度敏感的CMOS逻辑电路的性能。采用CBA技术后，存储阵列可以承受高温处理以获得更好的可靠性（例如减少单元间干扰），而CMOS逻辑则可以采用最先进的、低温的高性能工艺来制造，以实现更高的I/O速度和更低的功耗 45。这使得性能和可靠性不再是一个此消彼长的权衡，而是可以同时得到优化。

横向缩放创新：On Pitch SGD（OPS）

为了进一步提升密度，铠侠还引入了On Pitch SGD（沟道选择晶体管）技术。这是一项精巧的横向缩放创新。在以往的设计中，用于隔离沟道选择晶体管的绝缘缝隙（insulator slit）需要占用一些“虚拟”的、不存储数据的存储单元串（dummy strings）的位置。OPS技术通过重新设计布局，将这些缝隙放置在两个存储有效数据的单元串之间，从而完全消除了这些虚拟单元串，在不增加垂直层数的情况下，提高了单位面积的存储密度 45。

性能与密度基准

BiCS8的综合创新带来了全方位的性能提升：

  • I/O速度：接口速度达到3.2 Gbps，为SSD控制器和NAND裸片之间的数据交换提供了更宽阔的通道 45。
  • 编程吞吐率：内部编程吞吐率达到205 MB/s，代表了高效的写入操作能力 45。
  • 性能提升：与上一代产品相比，BiCS8的写入性能提升超过50%，读取延迟改善超过10% 53。
  • 能效：得益于CBA技术，能效提升超过30%，这对于移动设备延长续航和数据中心降低运营成本都至关重要 53。

BiCS8的技术意义：洞察与启示

铠侠第八代BiCS FLASH的发布，标志着3D-NAND发展的一个关键转折点。在这个节点上，主要的创新驱动力正从单纯的垂直堆叠（增加层数）转向先进的集成与协同优化（以CBA为代表的混合键合）。这是对简单增加层数所带来的收益递减效应的直接回应。

这一转变的内在逻辑在于，当单片堆叠超过200层时，制造过程中面临的应力、蚀刻均匀性和热预算等挑战变得异常严峻 55。由中国厂商长江存储（YMTC）在其Xtacking技术中率先商业化的混合键合技术 54，为行业提供了一条新的出路。铠侠在BiCS8中采纳这一技术，标志着这一战略在顶级制造商中得到了验证。

通过分离晶圆制造，铠侠一举解决了两个核心问题：首先，它可以在存储阵列上使用高温工艺来优化单元特性，而无需担心损坏下方的CMOS逻辑电路；其次，CMOS逻辑电路可以使用最先进的工艺制造，以满足PCIe 5.0等高速接口的性能需求 45。这种“两全其美”的方法，是实现密度、性能和能效同步飞跃的关键。

这预示着高端3D-NAND的单片制造时代正走向终结。未来的竞争将不仅取决于谁能堆叠得更高，更取决于谁能大规模地掌握极其复杂和精密的混合键合工艺。这使得封装和互连技术从一个次要的后端问题，上升为决定产品竞争力的核心设计考量。

AI与HPC的交汇点：为高性能工作负载定制NAND

数据饥渴的巨兽

人工智能（特别是模型训练和大规模推理）和高性能计算（HPC）工作负载的共同特点是需要处理海量数据集。GPU和其他加速器虽然计算速度极快，但常常受限于存储I/O，即所谓的“数据饥饿”现象。在这些环境中，现代存储的首要目标是“让GPU保持忙碌”，确保这些昂贵的计算资源能够满负荷运行，而不是空闲等待数据 1。这要求存储子系统具备极高的吞吐量和极低的延迟。

系统级影响：以铠侠CD9P系列SSD为例

我们将以铠侠的CD9P数据中心SSD为例，具体分析BiCS8技术如何在系统层面转化为满足AI/HPC市场需求的产品 51。

  • 专用设计：CD9P系列SSD明确地以“最大化GPU利用率”为设计目标，旨在解决数据瓶颈问题 51。
  • 性能指标：该系列产品采用了PCIe 5.0接口，可提供高达14.8 GB/s的顺序读取速度和260万的随机读取IOPS，同时提供高达61.44 TB的容量 51。这些指标对于处理大型数据集和复杂的I/O模式至关重要。
  • 每瓦性能：这是数据中心运营成本的关键指标。与上一代产品相比，CD9P在随机写入的每瓦性能上实现了100%（2倍）的提升。这意味着在执行AI训练中的检查点写入等写密集型任务时，可以用一半的功耗完成同样的工作，这对于降低大型AI集群的总拥有成本（TCO）具有巨大价值 51。

释放性能：先进接口与架构的角色

NAND裸片的原始潜力需要通过系统级的技术来释放。

  • PCIe 5.0：该接口提供了PCIe 4.0两倍的带宽，是避免高速NAND成为瓶颈的必要数据通道。所有主要厂商的最新一代SSD产品都将目标锁定在这一接口上 34。
  • Toggle 5.1：这是三星在其第九代V-NAND中采用的先进NAND接口标准，将裸片I/O速度提升至3.2 Gbps，与铠侠BiCS8的速度相匹配 34。这表明全行业都在努力提升裸片与控制器之间的通信速度。

AI时代存储的演变：洞察与启示

在AI和HPC时代，存储的角色正在发生根本性的变化。它不再是一个被动的外部设备，而是计算架构中一个主动的、对性能至关重要的组成部分。NAND的创新现在与AI加速器的发展直接且共生地联系在一起。

这种共生关系形成了一个正反馈循环。首先，AI和HPC工作负载的巨大数据需求，直接“拉动”了NAND技术的发展。为了防止GPU空闲，存储行业必须开发出具有更高吞吐量、更低延迟和更高并行度的产品。这推动了像铠侠的CBA和美光的六平面架构这类创新的出现，它们的目标不仅仅是提高密度，更是为了构建能够满足PCIe 5.0等高速接口带宽需求的更快芯片。

反过来，更快、更大容量的存储技术的出现，又“推动”了AI领域的发展。它使得训练更大、更复杂的模型成为可能，从而催生了对更快、更大存储的新一轮需求。这种相互促进的循环，意味着我们正在从一个“为存储而存储”的时代，进入一个“为计算而存储”的时代。未来，存储解决方案和AI计算平台之间的协同设计和优化将变得越来越普遍，一个AI平台的整体效能将在很大程度上取决于其底层存储层的性能。

通往Tb级裸片之路上的持续挑战

高深宽比（HAR）蚀刻与沉积的暴政

这是3D-NAND制造中最大、最根本的挑战。

  • 问题所在：制造过程需要在数百层材料的堆叠中，蚀刻出笔直、均匀且微观的垂直沟道孔。随着层数增加，这些孔的深宽比（深度与宽度的比率）变得极为夸张，可以超过60:1，甚至在未来可能达到100:1 56。
  • 影响：随着孔的加深，蚀刻速度会显著下降（即深宽比依赖性蚀刻，ARDE），并且孔的轮廓也容易变形（如弯曲、扭曲或锥化），这都会导致单元缺陷和良率损失 56。
  • 解决方案：业界正在采用各种先进技术来应对这一挑战，例如低温蚀刻（Cryogenic Etching）和沉积-蚀刻协同优化（DECO）56。下一节将要讨论的“多段式堆叠”（String Stacking）技术，正是为了绕开单次HAR蚀刻极限而产生的直接后果。

机械应力、晶圆翘曲与材料科学障碍

在硅晶圆上沉积数百层不同的薄膜材料，会产生巨大的累积机械应力 28。这种应力会导致整片晶圆发生物理弯曲或翘曲，有时翘曲程度可达数百微米 63。一片翘曲的晶圆无法被后续的光刻和键合设备正确处理。解决方案包括在晶圆背面沉积应力补偿膜，以及开发用于存储堆叠本身的、新的低应力材料 39。

规模化可靠性：管理新的错误源

3D结构引入了平面NAND中未曾一见的新型可靠性挑战。

  • 层间工艺差异：由于制造过程在垂直方向上并非完美均匀，导致堆叠中不同位置（如中部、顶部、底部）的存储单元表现出不同的电气特性和错误率。研究表明，中部层单元的原始误码率可能比顶部或底部层高出数倍 11。
  • 数据保持与干扰：即使在3D结构中，随着单元的缩放，数据保持能力（电荷随时间泄漏）和编程干扰等问题依然存在，并且在QLC和PLC这类高比特数单元中更为严重 7。
  • 纠错码（ECC）的负担：这些问题要求SSD控制器内置越来越强大和复杂的ECC引擎，如低密度奇偶校验码（LDPC），以在设备的整个生命周期内保证数据完整性 29。更先进的控制器甚至需要能够感知并适应不同层的错误特性。

堆叠的经济学：平衡复杂性、良率与单位比特成本

每一个增加更多层数的新一代产品，都意味着增加数百个工艺步骤，从而延长了制造周期（Turn Around Time, TAT）并增加了复杂性。如果良率（每片晶圆上合格芯片的百分比）下降过多，那么通过增加密度所带来的单位比特成本优势就可能被抵消。这是驱动所有技术创新的核心经济挑战 18。

挑战的本质：洞察与启示

未来3D-NAND的缩放之路，不再是面对一道单一的“墙”，而是一个复杂的、多方面的工程难题，其中机械、化学、电气和经济挑战深度交织。

这个问题的复杂性在于其内在的关联性。为了通过增加层数来降低成本，就必须解决HAR蚀刻的难题 56。然而，更高的堆叠会加剧机械应力，导致晶圆翘曲 63。深孔蚀刻的不均匀性又直接导致了层间工艺差异，增加了可靠性风险 11。为了解决这些物理问题，制造商可能需要减慢工艺速度或增加额外的校正步骤，这又会反过来增加制造成本和周期 68。

这种负反馈循环解释了为何业界会转向像“多段式堆叠”和“混合键合”这样的颠覆性解决方案。这些技术不仅仅是为了增加密度，更是为了“绕过”这个负反馈循环的战略举措。例如，多段式堆叠将一次不可能完成的超高深宽比蚀刻，分解为两次或三次更易于管理的蚀刻，以增加一道堆叠工序为代价，重置了HAR挑战 37。这揭示了未来的技术路径并非线性演进，而是会通过这类架构上的“重置”来管理相互关联的缩放挑战。

3D-NAND的未来：超越层数的缩放

垂直缩放的延续：多段式堆叠（String Stacking）

概念

由于单次HAR蚀刻在实践中存在极限（大约在150-200层左右），制造商通过在同一裸片上分阶段构建堆叠来超越这一限制。他们首先制造一个3D-NAND器件（例如100-150层），然后在其顶部再制造另一个，并通过内部互连将两者连接起来 60。

实例

SK海力士的321层NAND就是一个典型的例子，它由三个独立的堆叠（每个约107层）构成 37。这是业界计划实现500层、甚至1000层以上器件的核心技术路径。

互连与集成：混合键合的关键作用

机制

如BiCS8专题研究中所述，混合键合（无论是晶圆到晶圆还是裸片到晶圆）正在成为未来NAND集成的基石技术 70。它允许在亚微米间距下实现直接的铜-铜连接，提供了远超传统微凸点（micro-bump）的互连密度和性能 74。

行业采纳

长江存储通过Xtacking技术开创了这一先河 54，铠侠在BiCS8中跟进 44。行业观察预测，SK海力士和美光将在其超过300层的产品中采用混合键合，三星则可能在超过400层的器件中引入 54。这表明，混合键合已成为全行业公认的战略方向。随着NAND向更高层数和多段式堆叠设计演进，所需的外围CMOS逻辑将变得更加复杂，混合键合对于集成这些先进逻辑而不损害存储阵列至关重要。

逻辑缩放：向五层单元（PLC）及更远方的推进

概念

在QLC（4比特/单元）之后，逻辑缩放的下一步是五层单元（Penta-Level Cell, PLC），即在单个存储单元中区分32个不同的电压等级，以存储5个比特的数据 67。

挑战与可行性

PLC理论上能比QLC提供25%的密度提升 76，但它面临着巨大的挑战：

  • 耐久度：可靠的编程/擦写周期数急剧下降，可能低于600次，这极大地限制了其应用场景 77。
  • 性能：精确设定和读取32个电压等级的过程，使得编程和读取速度变得非常缓慢 76。
  • 数据保持：在长时间内维持一个精确的电压等级变得极其困难，即使是微小的电荷泄漏也可能导致数据损坏 67。

前景

尽管PLC技术在研发中，但其在室温下的商业可行性仍存疑问。业界普遍认为，向PLC的过渡将是缓慢的，并且可能仅限于特定的、高度读取密集型的归档类应用 76。许多人认为，优先发展更高层数的TLC或QLC，比推进至不可靠的PLC是更可行的路径 76。铠侠甚至在液氮冷却的实验环境中展示了六层单元（HLC，6比特/单元），这凸显了使其工作所需的极端条件 78。

表2：3D-NAND的未来缩放向量

下表总结了未来NAND发展的三大主要技术路径，并分析了其机遇与挑战。

缩放向量 机制 主要优势 关键技术挑战 主要推动者/状态
多段式堆叠 在单个裸片上垂直堆叠多个独立的3D-NAND器件（“Deck”） 绕开单次HAR蚀刻极限，实现500+甚至1000+层的超高堆叠 堆叠间的对准精度；内部互连的复杂性和电阻；良率控制 SK海力士（321层已采用）；所有主要厂商的未来路线图
混合键合 (CBA) 将独立制造的存储阵列晶圆和CMOS逻辑晶圆进行直接键合 解耦制造工艺，实现存储单元和逻辑电路的分别优化；提供超高密度、低延迟的互连 极高的洁净度要求（对微粒敏感）；晶圆平坦度和翘曲控制；高昂的设备和工艺成本 长江存储（已量产）；铠侠（BiCS8已采用）；SK海力士、美光、三星（预计在未来世代中采用）
逻辑缩放 (PLC+) 在单个单元中存储更多比特（PLC为5比特，HLC为6比特） 在不改变物理结构的情况下提升存储密度，降低单位比特的理论成本 耐久度急剧下降；读写性能严重降低；数据保持能力差；需要极其复杂的控制器和ECC 铠侠、西部数据等（研发中）；商业化前景不明，可能仅限于特定利基市场

这张表格揭示了未来NAND发展的复杂性。它表明，未来的进步将是这三个向量协同作用的结果，而非单一维度的突破。例如，一个未来的高端SSD可能会采用一个通过“多段式堆叠”实现的500层裸片，该裸片通过“混合键合”技术与先进的控制器逻辑集成，并存储着QLC数据。这为理解行业如何继续推动密度和性能的边界提供了一个战略框架。

结论与战略展望

关键演进趋势的综合

本文追溯了NAND闪存技术从2D平面缩放的物理极限，到现代3D-NAND多向量缩放范式的演进历程。其核心主题是从依赖纯粹光刻技术的缩放，转向依赖架构创新和先进集成技术的缩放。这一转变不仅是技术的进步，更是应对物理规律和经济成本双重挑战的战略选择。

多向量优化势在必行

未来的成功将取决于对四个关键缩放向量的精妙平衡：垂直缩放（层数）、横向缩放（布局）、逻辑缩放（比特/单元）和系统级缩放（控制器/接口）。铠侠第八代BiCS FLASH及其在AI/HPC SSD中的应用，完美地诠释了这一原则。通过引入CBA混合键合和OPS布局优化，铠侠在提升层数的同时，显著增强了性能和能效，从而满足了AI时代对存储提出的苛刻要求。

技术轨迹与竞争动态展望

行业正明确地朝着由多段式堆叠和混合键合技术实现的500+层器件迈进。AI时代的到来将继续牵引技术向更高性能、更强并行度和更优能效的方向发展。实现这些目标所需的高昂资本和研发投入，将进一步巩固现有市场领导者的地位，形成更高的进入壁垒。未来的竞争将不仅仅是层数的比拼，更是对这些复杂的、跨学科的缩放战略执行能力的全面考验。掌握了材料科学、工艺工程、设备协同开发和先进控制器固件设计的公司，将在这场垂直前沿的竞赛中占据领先地位。

Works cited

  1. 3D NAND: The future of flash memory - Merck Group, accessed on August 10, 2025, https://www.merckgroup.com/en/research/science-space/envisioning-tomorrow/smarter-connected-world/3d.html
  2. NAND Scaling Explained: 4 Vectors Driving the Future of Flash | Sandisk, accessed on August 10, 2025, https://www.sandisk.com/company/newsroom/blogs/2025/nand-scaling-explained-4-vectors-driving-the-future-of-flash
  3. The evolution of NAND | Micron Technology Inc., accessed on August 10, 2025, https://www.micron.com/about/blog/memory/nand/the-evolution-of-nand
  4. 3D NAND - Semiconductor Engineering, accessed on August 10, 2025, https://semiengineering.com/knowledge_centers/memory/non-volatile-memory-nvm/flash-memory/3d-nand/
  5. IMFT's 16nm NAND & the State of 3D NAND - Crucial MX100 (256GB & 512GB) Review, accessed on August 10, 2025, https://www.anandtech.com/show/8066/crucial-mx100-256gb-512gb-review/2
  6. What Is 3D NAND? | Types, Pros & Cons | ESF - Enterprise Storage Forum, accessed on August 10, 2025, https://www.enterprisestorageforum.com/hardware/3d-nand/
  7. A Review of Cell Operation Algorithm for 3D NAND Flash Memory - ResearchGate, accessed on August 10, 2025, https://www.researchgate.net/publication/364663445_A_Review_of_Cell_Operation_Algorithm_for_3D_NAND_Flash_Memory
  8. VLSI Circuits Short Courses – 2 - Archive, accessed on August 10, 2025, https://archive.vlsisymposium.org/16web/vlsi-circuits-2/
  9. Flashback : The Evolution of NAND Flash Technology - SK hynix Newsroom, accessed on August 10, 2025, https://news.skhynix.com/flashback-the-evolution-of-nand-flash-technology/
  10. What is a 3D NAND? - The Memory Guy Blog, accessed on August 10, 2025, https://thememoryguy.com/what-is-a-3d-nand/
  11. Improving 3D NAND Flash Memory Lifetime by Tolerating Early Retention Loss and Process Variation - Saugata Ghose, accessed on August 10, 2025, https://ghose.web.illinois.edu/papers/18sigmetrics_3dflash.pdf
  12. [1807.05140] Improving 3D NAND Flash Memory Lifetime by Tolerating Early Retention Loss and Process Variation - arXiv, accessed on August 10, 2025, https://arxiv.org/abs/1807.05140
  13. Flash memory - Wikipedia, accessed on August 10, 2025, https://en.wikipedia.org/wiki/Flash_memory
  14. Fujio Masuoka - Wikipedia, accessed on August 10, 2025, https://en.wikipedia.org/wiki/Fujio_Masuoka
  15. 1987: Toshiba Launches NAND Flash - eWEEK, accessed on August 10, 2025, https://www.eweek.com/storage/1987-toshiba-launches-nand-flash/
  16. Technology Development History | KIOXIA - Japan (English), accessed on August 10, 2025, https://www.kioxia.com/en-jp/rd/technology/history.html
  17. Kioxia - Technology | Bain Capital, accessed on August 10, 2025, https://www.baincapital.com/technology/case-studies/kioxia.html
  18. Architecture and Process Integration Overview of 3D NAND Flash Technologies - MDPI, accessed on August 10, 2025, https://www.mdpi.com/2076-3417/11/15/6703
  19. 3D-NAND Flash memory and technology - NewMaxx's SSD Page, accessed on August 10, 2025, https://borecraft.com/PDF/Books%2C%20Chapters%2C%20Theses/3D_NAND_Flash_Memory_Technology.pdf
  20. KIOXIA BiCS8 FLASH™ SSD | SSD technology - SSSTC, accessed on August 10, 2025, https://www.ssstc.com/technology/kioxia-bics5-ssd-nand/bics8-nand-flash/
  21. 3D NAND flash and FeFET in the data storage roadmap | imec, accessed on August 10, 2025, https://www.imec-int.com/en/articles/role-3d-nand-flash-and-fefet-data-storage-roadmap
  22. 3D NAND: Benefits of Charge Traps over Floating Gates - The Memory Guy Blog, accessed on August 10, 2025, https://thememoryguy.com/3d-nand-benefits-of-charge-traps-over-floating-gates/
  23. TechInsights memory technology update from IEDM18, accessed on August 10, 2025, https://www.techinsights.com/blog/techinsights-memory-technology-update-iedm18
  24. Recent Progress on 3D NAND Flash Technologies - MDPI, accessed on August 10, 2025, https://www.mdpi.com/2079-9292/10/24/3156
  25. 3D Charge Trap NAND Flash Memories, accessed on August 10, 2025, https://picture.iczhiku.com/resource/eetop/shKEDdySSKSTLvnm.pdf
  26. An Alternative Kind of Vertical 3D NAND String - The Memory Guy Blog, accessed on August 10, 2025, https://thememoryguy.com/an-alternative-kind-of-vertical-3d-nand-string/
  27. A new Metal Control Gate Last process (MCGL process) for high performance DC-SF (Dual Control gate with Surrounding Floating gate) 3D NAND flash memory - ResearchGate, accessed on August 10, 2025, https://www.researchgate.net/publication/261078123_A_new_Metal_Control_Gate_Last_process_MCGL_process_for_high_performance_DC-SF_Dual_Control_gate_with_Surrounding_Floating_gate_3D_NAND_flash_memory
  28. 3D NAND | Applied Materials, accessed on August 10, 2025, https://www.appliedmaterials.com/us/en/semiconductor/markets-and-inflections/memory/3d-nand.html
  29. 3D NAND vs 2D NAND – Challenges in Industrial Applications - Flexxon, accessed on August 10, 2025, https://www.flexxon.com/3d-nand-challenges-for-industrial-applications/
  30. One-Team Spirit: SK hynix's 321-Layer NAND, accessed on August 10, 2025, https://news.skhynix.com/one-team-spirit-the-miracle-of-321-layers/
  31. The Perspective of NAND Flash Market in 2021 - TECHDesign Blog, accessed on August 10, 2025, https://blog.techdesign.com/perspective-of-nand-flash-market-2021/
  32. [News] NAND Flash Market Landscape to Change? - TrendForce, accessed on August 10, 2025, https://www.trendforce.com/news/2024/03/14/news-nand-flash-market-landscape-to-change/
  33. Samsung Electronics Develops Industry's First Automotive SSD based on 8th-Generation V-NAND, accessed on August 10, 2025, https://semiconductor.samsung.com/news-events/news/samsung-electronics-develops-industrys-first-automotive-ssd-based-on-8th-generation-v-nand/
  34. Samsung Electronics Begins Industry's First Mass Production of 9th-Gen V-NAND, accessed on August 10, 2025, https://semiconductor.samsung.com/news-events/news/samsung-electronics-begins-industrys-first-mass-production-of-9th-gen-v-nand/
  35. Samsung V-NAND : A Landmark of the Hyperscale AI Era ..., accessed on August 10, 2025, https://semiconductor.samsung.com/news-events/tech-blog/samsung-v-nand-landmark-of-the-hyperscale-ai-era/
  36. V9 TLC V-NAND Shakes Up Storage Paradigms | Samsung Semiconductor Global, accessed on August 10, 2025, https://semiconductor.samsung.com/news-events/tech-blog/v9-tlc-v-nand-shakes-up-storage-paradigms/
  37. SK Hynix Details 321-Layer Ultra-High-Density 3D NAND Flash Technology, accessed on August 10, 2025, https://www.guru3d.com/story/sk-hynix-details-321-layer-ultra-high-density-3d-nand-flash-technology/
  38. SK hynix 321-Layer 4D NAND - TechInsights, accessed on August 10, 2025, https://www.techinsights.com/blog/sk-hynix-321-layer-4d-nand
  39. SK Hynix is making a 321-layer NAND flash memory ... - eeNews Europe, accessed on August 10, 2025, https://www.eenewseurope.com/en/sk-hynix-is-making-a-321-layer-nand-flash-memory/
  40. G8 NAND flash memory | Micron Technology Inc., accessed on August 10, 2025, https://www.micron.com/products/storage/nand-flash/g8-nand
  41. Micron 232-Layer NAND Technology: Innovation and Leadership Extended - YouTube, accessed on August 10, 2025, https://www.youtube.com/watch?v=lp2p-bMH_-0
  42. First to market, second to none: The world's first 232-layer NAND | Micron Technology Inc., accessed on August 10, 2025, https://www.micron.com/about/blog/memory/nand/first-to-market-second-to-none-the-worlds-first-232-layer-nand
  43. Micron Ships World's First 232-Layer NAND, Extends Technology Leadership, accessed on August 10, 2025, https://investors.micron.com/news-releases/news-release-details/micron-ships-worlds-first-232-layer-nand-extends-technology
  44. 3D Flash Memory “BiCS FLASH™” | KIOXIA - United States (English), accessed on August 10, 2025, https://americas.kioxia.com/en-us/business/memory/bics.html
  45. Overview of new technologies applied to BiCS FLASH™ generation ..., accessed on August 10, 2025, https://www.kioxia.com/en-jp/rd/technology/topics/topics-66.html
  46. [Editorial] Extraordinary Innovation for a More Unforgettable World ..., accessed on August 10, 2025, https://semiconductor.samsung.com/news-events/tech-blog/editorial-extraordinary-innovation-for-a-more-unforgettable-world-the-story-behind-samsungs-pioneering-v-nand-memory-solution/
  47. Samsung Begins Industry's First Mass Production of QLC 9th-Gen V-NAND for AI Era, accessed on August 10, 2025, https://news.samsung.com/global/samsung-begins-industrys-first-mass-production-of-qlc-9th-gen-v-nand-for-ai-era
  48. TLC NAND flash memory | Micron Technology Inc., accessed on August 10, 2025, https://www.micron.com/products/storage/nand-flash/tlc-nand
  49. Micron ships 232-layer QLC NAND flash memory ... - eeNews Europe, accessed on August 10, 2025, https://www.eenewseurope.com/en/micron-ships-232-layer-qlc-nand-flash-memory/
  50. SK hynix Develops New UFS 4.1 Product Based on 321-High NAND, accessed on August 10, 2025, https://news.skhynix.com/sk-hynix-develops-ufs-solution-based-on-321-high-nand/
  51. Kioxia Broadens 8th Generation BiCS FLASH™ SSD Portfolio with ..., accessed on August 10, 2025, https://www.kioxia.com/en-jp/business/news/2025/20250620-1.html
  52. SK hynix breaks barriers with 321-layer 3D NAND - Blocks and Files, accessed on August 10, 2025, https://blocksandfiles.com/2023/08/09/sk-hynix-321-layer-flash-chip-sample/
  53. KIOXIA BiCS FLASH Generation 8 Infographic, accessed on August 10, 2025, https://americas.kioxia.com/content/dam/kioxia/en-us/business/memory/bics/asset/KIOXIA_BiCS_FLASH8_Infographic.pdf
  54. Beyond advanced packaging basics: exploring the next frontier in memory - Yole Group, accessed on August 10, 2025, https://www.yolegroup.com/strategy-insights/beyond-advanced-packaging-basics-exploring-the-next-frontier-in-memory/
  55. 96 Layers and Beyond: Solving 3D NAND Material and Integration Challenges - Entegris, accessed on August 10, 2025, https://www.entegris.com/content/dam/web/resources/white-papers/whitepaper-solving-3d-nand-material-integration-challenges-8551.pdf
  56. Scaling to 1,000-Layer 3D NAND in the AI Era, accessed on August 10, 2025, https://filecache.mediaroom.com/mr5mr_lamresearch/182770/Counterpoint_Research_Paper_Scaling_to_1000-Layer_3D_NAND_in_the_AI_Era.pdf
  57. China's chipmaker achieves breakthrough despite US sanctions - Tech in Asia, accessed on August 10, 2025, https://www.techinasia.com/news/chinas-chipmaker-achieves-breakthrough-despite-us-sanctions
  58. 3-D NAND Technology Achievements and Future Scaling Perspectives - ResearchGate, accessed on August 10, 2025, https://www.researchgate.net/publication/339224049_3-D_NAND_Technology_Achievements_and_Future_Scaling_Perspectives
  59. Tag: String stacking - The Memory Guy, accessed on August 10, 2025, https://thememoryguy.com/tag/string-stacking/
  60. Etch a stretch: 3D NAND layer cake flop leads to 'string stacking' - The Register, accessed on August 10, 2025, https://www.theregister.com/2016/07/06/the_stretch_of_the_3d_etch/
  61. Overcoming Challenges in 3D NAND Volume Manufacturing - the Future of Memory and Storage, accessed on August 10, 2025, https://files.futurememorystorage.com/proceedings/2017/20170809_FM22_Lill.pdf
  62. Enabling High Aspect Ratio 3D NAND Scaling through Deposition and Etch Co-Optimization (DECO) | Request PDF - ResearchGate, accessed on August 10, 2025, https://www.researchgate.net/publication/365698575_Enabling_High_Aspect_Ratio_3D_NAND_Scaling_through_Deposition_and_Etch_Co-Optimization_DECO
  63. Advanced 3D NAND Scaling Techniques Explained - YouTube, accessed on August 10, 2025, https://www.youtube.com/watch?v=4BZpT_uI7N4
  64. Improving 3D NAND Flash Memory Lifetime by Tolerating Early Retention Loss and Process Variation - Ethz, accessed on August 10, 2025, https://people.inf.ethz.ch/omutlu/pub/3D-NAND-flash-lifetime-early-retention-loss-and-process-variation_sigmetrics18-abstract.pdf
  65. Improving 3D NAND Flash Memory Lifetime by Tolerating Early Retention Loss and Process Variation - arXiv, accessed on August 10, 2025, http://arxiv.org/pdf/1807.05140
  66. A Review of Cell Operation Algorithm for 3D NAND Flash Memory - MDPI, accessed on August 10, 2025, https://www.mdpi.com/2076-3417/12/21/10697
  67. Advanced Flash Memory Technologies - Number Analytics, accessed on August 10, 2025, https://www.numberanalytics.com/blog/advanced-flash-memory-technologies-microprocessors
  68. Impact of Stacking-Up and Scaling-Down Bit Cells in 3D NAND on Their Threshold Voltages, accessed on August 10, 2025, https://pmc.ncbi.nlm.nih.gov/articles/PMC9322117/
  69. An overview of 3D NAND | Tech Talk - Simms International, accessed on August 10, 2025, https://www.simms.co.uk/tech-talk/3d-nand-an-introduction-and-overview/
  70. Hybrid Bonding – Tomorrow's Interconnect - TechInsights, accessed on August 10, 2025, https://library.techinsights.com/hg-asset/10147ff7-c189-4040-871f-a113cae34dc0
  71. Hybrid Bonding: The Time has Come - 3D InCites, accessed on August 10, 2025, https://www.3dincites.com/2024/05/hybrid-bonding-the-time-has-come/
  72. Hybrid Bonding Makes Strides Toward Manufacturability - Semiconductor Engineering, accessed on August 10, 2025, https://semiengineering.com/hybrid-bonding-makes-strides-toward-manufacturability/
  73. The Age of Hybrid Bonding: Where We Are and Where We're Going - 3D InCites, accessed on August 10, 2025, https://www.3dincites.com/2023/07/the-age-of-hybrid-bonding-where-we-are-and-where-were-going/
  74. Hybrid Bonding: latest advancements 2.5D & 3D packaging industry – An interview with ADEIA - Yole Group, accessed on August 10, 2025, https://www.yolegroup.com/player-interviews/hybrid-bonding-latest-advancements-2-5d-3d-packaging-industry-an-interview-with-adeia/
  75. Multi-level cell - Wikipedia, accessed on August 10, 2025, https://en.wikipedia.org/wiki/Multi-level_cell
  76. Western Digital May Introduce Penta Layer Cell (PLC) NAND by 2025 | TechPowerUp, accessed on August 10, 2025, https://www.techpowerup.com/283337/western-digital-may-introduce-penta-layer-cell-plc-nand-by-2025
  77. Phison Continues to Enhance NAND Storage Performance and Reliability, accessed on August 10, 2025, https://phisonblog.com/phison-continues-to-enhance-nand-storage-performance-and-reliability/
  78. How cool is that? Kioxia's hexa-level cell flash in liquid nitrogen - Blocks and Files, accessed on August 10, 2025, https://blocksandfiles.com/2021/08/02/how-cool-is-that-kioxias-hexa-level-cell-flash-in-liquid-nitrogen/

Notice：Human's prompt, Datasets by Gemini-2.5-Pro-DeepResearch



---【本文完】---
posted @ 2025-08-10 22:21  trylab  阅读(139)  评论(0)    收藏  举报