随笔分类 -  硬件设计

1 2 3 下一页
Hardware Design
飞思卡尔硬件 调试总结
摘要：在调试飞思卡尔HCS12系列单片机时候，CodeWarrior 总是显示无法连接到 Target，经过无数次努力终于找到问题的原因。原来是调试电路有问题。 下图1为我采用的BDM调试电路和复位电路，其中J10连接器引脚与图2中的引脚是一一对应的。可以看到J10的引脚4没有直接接到复位NET上，而是通过电容C5接到了DGND上。飞思卡尔BDM接口中的引脚4需要直接连接到MCU的RESET引脚。所以我的电路是有问题的，我把板子上已经焊好的C5电容去掉，然后用导线将J10的引脚4连接到MCU的RESET引脚。然后问题解决了。 图1 调试电路和复位电路 ... 阅读全文
posted @ 2014-03-08 21:56 禅心止水 阅读(1229) 评论(0) 推荐(0)
PCB接地设计宝典：ADI资深专家总结的良好接地指导原则
摘要：http://ezchina.analog.com/message/10137#10137 阅读全文
posted @ 2014-01-09 12:05 禅心止水 阅读(357) 评论(0) 推荐(0)
电路板级的电磁兼容性设计
摘要：http://bbs.elecfans.com/jishu_416286_3_1.htmlhttp://www.mcufan.com/article/banjijianrong.pdfPCB板EMC问题的PEEC仿真分析http://files.instrument.com.cn/FilesCenter/20110102/PCB%B0%E5EMC%CE%CA%CC%E2%B5%C4PEEC%B7%C2%D5%E6%B7%D6%CE%F6.pdf介绍标准应用范围http://wenku.baidu.com/view/c679c6c46137ee06eff9187d.html学习网址：http:/ 阅读全文
posted @ 2014-01-08 22:00 禅心止水 阅读(360) 评论(0) 推荐(0)
自然对流仿真设置
摘要：http://bbs.mekesim.com/thread-94-1-1.html 阅读全文
posted @ 2014-01-07 22:50 禅心止水 阅读(320) 评论(0) 推荐(0)
Pspice 原理图以及仿真图 输出到 word
摘要：http://wenku.baidu.com/link?url=tSJwteiVcr4uiv_2io1PN70dwU1t86BzVQpL2e2xtJsu62YUDhI_jSFVBj9GKSoK_n-Ws1oMdXqkJ3vVsrMVS_OWw950wPOeLjAZXPG4HN7 阅读全文
posted @ 2014-01-06 22:05 禅心止水 阅读(869) 评论(0) 推荐(0)
信号完整性常见问题
摘要：通常会从两个角度来定义高速电路和高速信号： 1、频率角度 通常认为如果数字逻辑电路的频率达到或者超过45MHZ-50MHZ，而且工作在这个频率之上的电路或者信号占整个电路的系统达到一定的份量，如1/3以上，那么会称该电路为高速电路，相关的信号为高速信号。 2、信号上升时间角度 通常认为当信号的传输延时小于其上升时间（或者下降时间）的1/6的时候，该电路会呈现出分布系统的特性，也将该电路称高速电路，相关的信号叫做高速信号。 基于上述两个角度对高速信号概念的描述，我们可总结为：即使一个信号频率很低，如只有25MHZ，也可能因为它的上升时间很陡而将其归入高速信号的范畴，应以处理高速信号的方法去处理它 阅读全文
posted @ 2014-01-06 15:31 禅心止水 阅读(682) 评论(0) 推荐(0)
电磁兼容中分贝的定义
摘要：http://www.test114.com.cn/kkx/WebSite/WebSite_2377.html 阅读全文
posted @ 2014-01-04 22:58 禅心止水 阅读(210) 评论(0) 推荐(0)
信号完整性 带宽的确定
摘要：对于只包含很少电容的电路，可认为是梯形边沿，最大带宽可以采用 f=1/tr.其中tr为上升时间。对于有容性负载的电路，可以认为是指数边沿，最大带宽可以采用f=4/tr.其中tr为上升时间。参考书籍《数字信号完整性：互连、封装的建模与仿真》 阅读全文
posted @ 2014-01-03 14:18 禅心止水 阅读(358) 评论(0) 推荐(0)
数字逻辑标准 接口电路
摘要：http://wenku.baidu.com/view/a253eadcd15abe23482f4dd2.html 阅读全文
posted @ 2014-01-03 13:16 禅心止水 阅读(166) 评论(0) 推荐(0)
Allegro Inside ODB++ 安装
摘要：allegro odb++ 工具下载地址：http://www.valor.com/en.aspx请选择操作系统您要下载的ODB + +内包装和单击相应的链接。http://www.valor.com/en/Products/ODBpp/Cadence%20Allegro_Inside%20Package.aspx下载并安装文件“odb_inside_install.nt.v800.exe ”安装完成后设置环境变量：变量名：ALLEGRO_BRD2ODB变量值：C:\Cadence\SPB_15.5 （brd2odb.exe所安装的目录根据实际情况更改）重新启动电脑就OK。在allegro中输 阅读全文
posted @ 2014-01-01 13:13 禅心止水 阅读(6583) 评论(0) 推荐(0)
Allegro设置电源网络
摘要：在Logic——Identify DC Nets可以设置电源网络，在布线的时候会以正方形指示； 阅读全文
posted @ 2013-12-31 22:44 禅心止水 阅读(791) 评论(0) 推荐(0)
电流密度
摘要：http://wenku.baidu.com/view/875c7e6227d3240c8447ef34.html 阅读全文
posted @ 2013-12-31 21:59 禅心止水 阅读(235) 评论(0) 推荐(0)
PCB 仿真叠层厚度设置
摘要：PCB仿真中板层厚度的计算方法 如果要对线路板进行PCB仿真的话，请认真计算好各层参数，才能使仿真结果尽可能真实。上次师傅做了一块板子，仿真后发现端口信号线振铃严重，为此加了100欧的匹配电阻，可在实际调试中发现不通过。我与PCB制造商的技术人员联系后，得知PCB板的板层的实际参数与仿真参数计算不同，调整参数后重新仿真，将匹配电阻换为22欧，产品就通过调试了。所以说，做事情要注重细节，不要相信偶然的成功~~~ 下面是PCB的板层参数设置的计算方法： 铜箔层厚度：18~40um（推荐参数35~40） 第一层和最后一层介质厚度：0.25mm（最小可设置为0.15mm，推荐参数0.25） ... 阅读全文
posted @ 2013-12-31 16:33 禅心止水 阅读(1567) 评论(0) 推荐(0)
Allegro brd文件转化为 spd文件
摘要：http://wenku.baidu.com/view/53b5fc3067ec102de2bd89ea.htmlhttp://www.eda365.com/forum.php?mod=viewthread&tid=82115&extra=page%3D1&page=1&推荐使用ODB++ ,在Allegro/SIP中先将设计文件生成ODB++文件，然后用spdlinks工具转换。 阅读全文
posted @ 2013-12-31 16:03 禅心止水 阅读(1462) 评论(0) 推荐(0)
电器间隙
摘要：http://probenotes.com/Notes/PCB/PCBClearance.htmlhttp://www.creepage.com/ 阅读全文
posted @ 2013-12-31 14:58 禅心止水 阅读(175) 评论(0) 推荐(0)
Allegro 资源汇总贴
摘要：http://www.cnblogs.com/lanlingshan/p/3200518.htmlAllegro资源汇总贴：http://www.eda365.com/thread-11539-1-1.html 阅读全文
posted @ 2013-12-30 14:18 禅心止水 阅读(214) 评论(0) 推荐(0)
走线 过孔标准
摘要：http://zigaohunan.blog.163.com/blog/static/650690220081049134225/PCB设计前准备1、准确无误的原理图。包括完整的原理图文件和网表，带有元件编码的正式的BOM。原理图中所有器件的PCB封装（对于封装库中没有的元件，硬件工程师应提供datasheet或者实物，并指定引脚的定义顺序）。2、提供PCB大致布局图或重要单元、核心电路摆放位置、安装孔位置、需要限制定位的元件、禁布区等相关信息。设计要求设计者必须详细阅读原理图，与项目工程师充分交流，了解电路架构，理解电路工作原理，对于关键信号的布局布线要求清楚明了。设计流程1、PCB文档规范 阅读全文
posted @ 2013-12-26 15:48 禅心止水 阅读(8657) 评论(0) 推荐(0)
PCB设计经验（双层板）
摘要：1. clearance间距一般最小10mil， 高密度布线的话最少也要5mil2. 从焊座出来的线，要出线至少10mil再变向，不要斜出线，会产生锐角，不美观3.主电源线（电流比较大）的过孔用双孔并列方式，防止一个过孔失效电路不能工作4.电源入口电容采用100uf并104陶瓷的方式 出口电容容量要足够大满足电路要求（大电流时不会把电压瞬间拉低）。关断二极管离电源芯片输出引脚越近越好5.电源部分电阻电容要核算功率，封装要满足功率要求6.多个射频电路，可以将射频交叉布在不同层上，减少干扰7.要注意引线位置，要满足原理图，不是信号相同就可以任意位置可以引出8.相同特性的信号线布线时信号特性要一样， 阅读全文
posted @ 2013-12-25 22:56 禅心止水 阅读(1446) 评论(0) 推荐(0)
Allegro 动态铜皮 静态铜皮
摘要：http://www.allegro-skill.com/thread-378-1-1.html 阅读全文
posted @ 2013-12-25 20:07 禅心止水 阅读(1345) 评论(0) 推荐(0)
原理图修改后，Allegro 更新网表
摘要：如果Allegro已经完成布局布线，但是原理图又修改了。更新步骤见下：1.这时候只需要在 orcad 中重新生成网表。到网表文件夹下可以看到，既有新网表也有旧的网表。采用默认的命名即可。2.打开Allegro重新导入(import)网表。在“Place changed componet”处选择“Always”。导入后即可在不改变布局的情况下，修正网表。 阅读全文
posted @ 2013-12-25 14:31 禅心止水 阅读(7894) 评论(0) 推荐(0)

1 2 3 下一页