锁相环倍频工作原理个人粗略理解
以s3c2440 clock & power management为例，2440一般可以使用外部晶振或者外部时钟作为时钟源，通过OM[3:2]来配置。外部晶振一般选用12MHZ，而2440如果工作在这个频率显然大材小用，2440正常工作频率可达400MHZ,显然从12MHZ到400MHZ需要倍频，2440通过锁相环单元来实现倍频。
上面这个框图中，PFD,PUMP,Loop Filter,VCO共同组成了锁相环。
- PFD(鉴相器)：将2路输入Fref,Fvco的相位差转变为对应的控制信号输出。
- PUMP
- Loop Filter
- VCO(压控振荡器):输入电压控制其输出频率成一定的比例关系。
当PFD的2个输入频率相位差稳定下来的时候，比如为0时，经过pump,loop filter输入到vco的电压也将稳定不变，那么vco的输出也稳定下来，整个锁相环频率锁定，即VCO输出频率稳定。以上解释可能不太准确，但是整个锁相环就好比使用了一个负反馈。
单看PFD+PUMP+Loop Filter+VCO好像顶多能得到一个与Fref成一定比例的频率，要做到比例可设置那么就需要Divider，分频器了。首先将PFD+PUMP+
Loop Filter+VCO看做一个整体PLL(锁相环)，假设Fref与VCO输出就是1:1的关系，要使得PLL稳定下来，那么Fref和Fvco就必须是相等的，假设Divider M是10分频，那么稳定下来的VCO输出频率就会是Fref的10倍，倍频效果就达到了。
