2025年7月18日

FPGA 点灯

摘要： module top ( input wire clk, // 25 MHz，管脚 F8 output wire led1, // LED1，管脚 E3 ); // 直接拉高，LED 常亮 assign led1 = 1'b1; endmodule 阅读全文

posted @ 2025-07-18 15:27 所长 阅读(13) 评论(0) 推荐(0)

导航