FPGA 点灯

module top (
input wire clk, // 25 MHz，管脚 F8
output wire led1, // LED1，管脚 E3
);

// 直接拉高，LED 常亮
assign led1 = 1'b1;

endmodule