xilinx axi qspi V3.2 slave interrupt

AXI QSPI IP 从机 部分中断 

1. 从机选择中断, 主机将 SS 拉低会触发此中断;

Slave_Select_Mode | IP Interrupt Status Register | biit7

2.FIFO 不为空中断,  注意 在  SS 拉低 一次事务中 , 只触发一次 

DRR_Not_Empty | IP Interrupt Status Register | biit8 

This bit is set when the DRR FIFO receives the first data value during the SPI transaction.

3. FIFO 满中断 ,  

DRR Full | IP Interrupt Status Register | biit4

4. FIFO 溢出中断 ,  

DRR Overrun | IP Interrupt Status Register | biit5

 

 主机模式发送流程图